TC74AC109P

更新时间： 2024-09-15 05:04:11

品牌	Logo	应用领域
东芝 - TOSHIBA		触发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
9页	313K
描述
CMOS Digital Integrated Circuit Silicon Monolithic Dual J-K Flip Flop with Preset and Clear

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

TC74AC109P 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	DIP
包装说明：	0.300 INCH, 2.54 MM PITCH, LEAD FREE, PLASTIC, DIP-16	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.16	Is Samacsys：	N
系列：	AC	JESD-30 代码：	R-PDIP-T16
长度：	19.25 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	J-KBAR FLIP-FLOP	最大频率@ Nom-Sup：	55000000 Hz
最大I（ol）：	0.012 A	位数：	2
功能数量：	2	端子数量：	16
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP16,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3/5 V
传播延迟（tpd）：	16 ns	认证状态：	Not Qualified
座面最大高度：	4.45 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	NO
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	POSITIVE EDGE	宽度：	7.62 mm
最小 fmax：	100 MHz	Base Number Matches：	1

TC74AC109P 数据手册

TC74AC109P/F/FN

TOSHIBA CMOS Digital Integrated Circuit Silicon Monolithic

TC74AC109P,TC74AC109F,TC74AC109FN

Dual J-K Flip Flop with Preset and Clear

Note: xxxFN (JEDEC SOP) is not available in

Japan.

The TC74AC109 is an advanced high speed CMOS DUAL J- K

FLIP FLOP fabricated with silicon gate and double-layer metal

wiring C²MOS technology.

TC74AC109P

It achieves the high speed operation similar to equivalent

Bipolar Schottky TTL while maintaining the CMOS low power

dissipation.

In accordance with the logic level given J and K input this

device changes state on positive going transition of the clock

pulse. CLEAR and PRESET are independent of the clock and

accomplished by a low logic level on the corresponding input.

All inputs are equipped with protection circuits against static

TC74AC109F

discharge or transient excess voltage.

Features

•

High speed: f

= 200 MHz (typ.) at V

= 5 V

max

Low power dissipation: I

= 4 μA (max) at Ta = 25°C

High noise immunity: V

= V

= 28% V

(min)

NIH

NIL

Symmetrical output impedance: |I | = I

= 24 mA (min)

Capability of driving 50 Ω

transmission lines.

TC74AC109FN

∼

−

pHL

•

Balanced propagation delays: t

pLH

Wide operating voltage range: V

(opr) = 2 to 5.5 V

Pin and function compatible with 74F109

Pin Assignment

Weight

DIP16-P-300-2.54A

SOP16-P-300-1.27A

SOL16-P-150-1.27

: 1.00 g (typ.)

: 0.18 g (typ.)

: 0.13 g (typ.)

2007-10-01

12 3 4 5 6 7...9

中文翻译

下载PDF

与TC74AC109P相关器件

型号	品牌	获取价格	描述	数据表
TC74AC109P_12	TOSHIBA	获取价格	Dual J-K Flip Flop with Preset and Clear
TC74AC10F	TOSHIBA	获取价格	CMOS DIGITAL INTEGRATED CIRCUIT SILICON MONOLITHIC
TC74AC10F(EL)	TOSHIBA	获取价格	IC AC SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 0.300 INCH, PLASTIC, SOIC-14, Gate
TC74AC10F(F)	TOSHIBA	获取价格	暂无描述
TC74AC10F(TP1)	TOSHIBA	获取价格	IC AC SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 0.300 INCH, PLASTIC, SOIC-14, Gate
TC74AC10F(TP2)	TOSHIBA	获取价格	IC AC SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 0.300 INCH, PLASTIC, SOIC-14, Gate
TC74AC10F_12	TOSHIBA	获取价格	Triple 3-Input NAND Gate
TC74AC10FN	TOSHIBA	获取价格	CMOS DIGITAL INTEGRATED CIRCUIT SILICON MONOLITHIC
TC74AC10FN-ELP	TOSHIBA	获取价格	IC AC SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, 0.150 INCH, PLASTIC, SOIC-14, Gate
TC74AC10P	TOSHIBA	获取价格	CMOS DIGITAL INTEGRATED CIRCUIT SILICON MONOLITHIC

与TC74AC109P相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

3
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

3
SL74HC10N：高性能三输入与非门解析
2024-09-03

83
AIC1781A 电池充电控制器深度解析
2024-09-03

75

产品中心

服务支持

精选活动

关于我们

帮助中心

TC74AC109P

TC74AC109P 技术参数

TC74AC109P 数据手册

与TC74AC109P相关器件

与TC74AC109P相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

TC74AC109P

TC74AC109P 技术参数

TC74AC109P 数据手册

与TC74AC109P相关器件

与TC74AC109P相关文章

您还可以找

您在本页遇到什么问题？