5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SN74SSTVF16857
SN74SSTVF16857 PDF预览

SN74SSTVF16857

更新时间： 2024-11-22 22:18:55
品牌 Logo 应用领域
德州仪器 - TI 输出元件输入元件
页数 文件大小 规格书
10页 168K
描述
14 BIT REGISTERED BUFFER WITH SSTL 2 INPUT AND OUTPUTS

阅读下载

中文翻译

获取价格

SN74SSTVF16857 数据手册

 浏览型号SN74SSTVF16857的Datasheet PDF文件第2页浏览型号SN74SSTVF16857的Datasheet PDF文件第3页浏览型号SN74SSTVF16857的Datasheet PDF文件第4页浏览型号SN74SSTVF16857的Datasheet PDF文件第5页浏览型号SN74SSTVF16857的Datasheet PDF文件第6页浏览型号SN74SSTVF16857的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢀ ꢀꢄ ꢅ ꢆꢇꢈ ꢉꢊ ꢂ  
ꢇ ꢃ ꢋꢌꢍ ꢄ ꢎꢏꢐ ꢍ ꢀꢄ ꢏꢎꢏꢑ ꢌ ꢒꢆ ꢆꢏ ꢎ  
ꢓ ꢍꢄ ꢔ ꢀꢀ ꢄꢕ ꢖ ꢗ ꢍꢁ ꢘꢒꢄ ꢀ ꢙꢁꢑ ꢚ ꢒꢄ ꢘ ꢒꢄꢀ  
SCES411B – AUGUST 2002 – REVISED APRIL 2003  
DGG PACKAGE  
(TOP VIEW)  
D
D
Member of the Texas Instruments  
Widebus Family  
Operates at 2.3 V to 2.7 V for PC1600,  
PC2100, and PC2700; 2.5 V to 2.7 V for  
PC3200  
Q1  
Q2  
GND  
D1  
D2  
GND  
V
D3  
D4  
D5  
D6  
D7  
1
2
3
4
5
6
7
8
9
48  
47  
46  
45  
44  
43  
42  
41  
40  
D
D
Pinout and Functionality Compatible With  
JEDEC Standard SSTV16857  
V
DDQ  
Q3  
CC  
600 ps Faster (Simultaneous Switching)  
Than JEDEC Standard SSTV16857 in  
PC2700 DIMM Applications  
Q4  
Q5  
GND  
V
D
D
D
D
D
Output Edge-Control Circuitry Minimizes  
Switching Noise in Unterminated DIMM  
Load  
DDQ  
Q6 10  
39 CLK  
Q7  
CLK  
V
11  
12  
38  
37  
V
DDQ  
CC  
Outputs Meet SSTL_2 Class I  
Specifications  
GND 13  
Q8 14  
Q9 15  
36 GND  
35  
V
REF  
Supports SSTL_2 Data Inputs  
34 RESET  
Differential Clock (CLK and CLK) Inputs  
V
16  
33 D8  
DDQ  
Supports LVCMOS Switching Levels on the  
RESET Input  
GND 17  
Q10 18  
Q11 19  
Q12 20  
32 D9  
31 D10  
30 D11  
29 D12  
D
RESET Input Disables Differential Input  
Receivers, Resets All Registers, and  
Forces All Outputs Low  
V
21  
28  
V
DDQ  
CC  
GND 22  
Q13 23  
Q14 24  
27 GND  
26 D13  
25 D14  
D
D
D
Flow-Through Architecture Optimizes PCB  
Layout  
Latch-Up Performance Exceeds 100 mA Per  
JESD 78, Class II  
ESD Protection Exceeds JESD 22  
– 2000-V Human-Body Model (A114-A)  
– 200-V Machine Model (A115-A)  
– 1000-V Charged-Device Model (C101)  
description/ordering information  
This 14-bit registered buffer is designed for 2.3-V to 2.7-V V  
operation.  
CC  
All inputs are SSTL_2, except the LVCMOS reset (RESET) input. All outputs are edge-controlled circuits  
optimized for unterminated DIMM loads and meet SSTL_2 Class I specifications.  
The SN74SSTVF16857 operates from a differential clock (CLK and CLK). Data are registered at the crossing  
of CLK going high and CLK going low.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
0°C to 70°C  
TSSOP – DGG Tape and reel SN74SSTVF16857GR  
SSTVF16857  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Widebus is a trademark of Texas Instruments.  
Copyright 2003, Texas Instruments Incorporated  
ꢘ
ꢘ
ꢎ
ꢚ
ꢫ
ꢑ
ꢦ
ꢒ
ꢛ
ꢤ
ꢄ
ꢥ
ꢍ
ꢟ
ꢚ
ꢝ
ꢁ
ꢞ
ꢑ
ꢙ
ꢄ
ꢙ
ꢜ
ꢝ
ꢧ
ꢞ
ꢟ
ꢥ
ꢠ
ꢡ
ꢢ
ꢢ
ꢣ
ꢣ
ꢜ
ꢜ
ꢟ
ꢟ
ꢝ
ꢝ
ꢜ
ꢤ
ꢤ
ꢨ
ꢥ
ꢦ
ꢠ
ꢠ
ꢧ
ꢧ
ꢝ
ꢣ
ꢢ
ꢡ
ꢤ
ꢤ
ꢟ
ꢞ
ꢨ
ꢄꢧ  
ꢦ
ꢩ
ꢤ
ꢪ
ꢜ
ꢥ
ꢢ
ꢤ
ꢣ
ꢜ
ꢣ
ꢟ
ꢠ
ꢝ
ꢦ
ꢫ
ꢢ
ꢝ
ꢣ
ꢣ
ꢧ
ꢤ
ꢬ
ꢠ
ꢟ
ꢥ
ꢣ
ꢟ
ꢠ
ꢡ
ꢣ
ꢟ
ꢤ
ꢨ
ꢜ
ꢞ
ꢜ
ꢥ
ꢧ
ꢠ
ꢣ
ꢭ
ꢣ
ꢧ
ꢠ
ꢟ
ꢞ
ꢮ
ꢢ
ꢍ
ꢝ
ꢡ
ꢧ
ꢤ
ꢣ
ꢢ
ꢝ
ꢫ
ꢢ
ꢠ
ꢫ
ꢯ
ꢢ
ꢣ ꢧ ꢤ ꢣꢜ ꢝꢱ ꢟꢞ ꢢ ꢪꢪ ꢨꢢ ꢠ ꢢ ꢡ ꢧ ꢣ ꢧ ꢠ ꢤ ꢬ  
ꢠ
ꢠ
ꢢ
ꢝ
ꢣ
ꢰ
ꢬ
ꢘ
ꢠ
ꢟ
ꢫ
ꢦ
ꢥ
ꢣ
ꢜ
ꢟ
ꢝ
ꢨ
ꢠ
ꢟ
ꢥ
ꢧ
ꢤ
ꢤ
ꢜ
ꢝ
ꢱ
ꢫ
ꢟ
ꢧ
ꢤ
ꢝ
ꢟ
ꢣ
ꢝ
ꢧ
ꢥ
ꢧ
ꢤ
ꢤ
ꢢ
ꢠ
ꢜ
ꢪ
ꢰ
ꢜ
ꢝ
ꢥ
ꢪ
ꢦ
ꢫ
ꢧ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...10

中文翻译

下载PDF

SN74SSTVF16857 替代型号

型号 品牌 替代类型 描述 数据表
SN74SSTV16857 TI

功能相似

 14-BIT REGISTERED BUFFER WITH SSTL 2 INPUTS AND OUTPUTS

与SN74SSTVF16857相关器件

型号 品牌 获取价格 描述 数据表
SN74SSTVF16857_09 TI

获取价格

 		14 BIT REGISTERED BUFFER WITH SSTL 2 INPUT AND OUTPUTS
SN74SSTVF16857GR TI

获取价格

 		14 BIT REGISTERED BUFFER WITH SSTL 2 INPUT AND OUTPUTS
SN74SSTVF16857GRG4 TI

获取价格

 		14-Bit Registered Buffer With SSTL_2 Inputs and Outputs 48-TSSOP 0 to 70
SN74SSTVF16857VR TI

获取价格

 		14 BIT REGISTERED BUFFER WITH SSTL 2 INPUT AND OUTPUTS
SN74SSTVF16857VRG4 TI

获取价格

 		14-Bit Registered Buffer With SSTL_2 Inputs and Outputs 48-TVSOP 0 to 70
SN74SSTVF16859 TI

获取价格

 		13-BIT TO 26-BIT REGISTERED BUFFER WITH SSTL 2 INPUTS AND OUTPUTS
SN74SSTVF16859G4R TI

获取价格

 		13-BIT TO 26-BIT REGISTERED BUFFER WITH SSTL 2 INPUTS AND OUTPUTS
SN74SSTVF16859GR TI

获取价格

 		13-BIT TO 26-BIT REGISTERED BUFFER WITH SSTL 2 INPUTS AND OUTPUTS
SN74SSTVF16859GRG4 TI

获取价格

 		13-BIT TO 26-BIT REGISTERED BUFFER WITH SSTL 2 INPUTS AND OUTPUTS
SN74SSTVF16859S8 TI

获取价格

 		13-BIT TO 26-BIT REGISTERED BUFFER WITH SSTL 2 INPUTS AND OUTPUTS

与SN74SSTVF16857相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证