5秒后页面跳转
捷配首页

Datasheet > SN74LV10ADRE4
SN74LV10ADRE4 PDF预览

SN74LV10ADRE4

更新时间： 2024-11-04 05:04:43
品牌 Logo 应用领域
德州仪器 - TI 输入元件
页数 文件大小 规格书
13页 330K
描述
TRIPLE 3-INPUT POSITIVE-NAND GATE

阅读下载

中文翻译

获取价格

SN74LV10ADRE4 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：SOP, SOP14,.25针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.46系列：LV/LV-A/LVX/H
JESD-30 代码：R-PDSO-G14JESD-609代码：e4
长度：8.65 mm负载电容（CL）：50 pF
逻辑集成电路类型：NAND GATE最大I（ol）：0.006 A
湿度敏感等级：1功能数量：3
输入次数：3端子数量：14
最高工作温度：85 °C最低工作温度：-40 °C
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP14,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：3.3 V
Prop。Delay @ Nom-Sup：13.5 ns传播延迟（tpd）：20.5 ns
认证状态：Not Qualified施密特触发器：NO
座面最大高度：1.75 mm子类别：Gates
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：3.9 mm
Base Number Matches：1

SN74LV10ADRE4 数据手册

 浏览型号SN74LV10ADRE4的Datasheet PDF文件第2页浏览型号SN74LV10ADRE4的Datasheet PDF文件第3页浏览型号SN74LV10ADRE4的Datasheet PDF文件第4页浏览型号SN74LV10ADRE4的Datasheet PDF文件第5页浏览型号SN74LV10ADRE4的Datasheet PDF文件第6页浏览型号SN74LV10ADRE4的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅꢆ ꢇ ꢈꢉ ꢀꢁ ꢊꢃ ꢄꢅ ꢆꢇ ꢈ  
ꢋ ꢌꢍꢎ ꢄꢏ ꢐ ꢑꢍꢁ ꢎꢒꢋ ꢎꢓ ꢀꢍ ꢋ ꢍꢅꢏ ꢑꢁꢈ ꢁꢔ ꢕ ꢈꢋꢏ  
SCES338E − SEPTEMBER 2000 − REVISED APRIL 2005  
SN54LV10A . . . J OR W PACKAGE  
SN74LV10A . . . D, DB, DGV, NS, OR PW PACKAGE  
(TOP VIEW)  
D
D
D
D
D
D
D
2-V to 5.5-V V  
Operation  
CC  
Max t of 7 ns at 5 V  
pd  
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
OLP  
CC  
1
2
3
4
5
6
7
14  
13  
12  
11  
10  
9
1A  
1B  
2A  
2B  
2C  
V
CC  
= 3.3 V, T = 25°C  
A
1C  
1Y  
3C  
3B  
3A  
3Y  
Typical V  
>2.3 V at V  
(Output V  
Undershoot)  
OHV  
CC  
OH  
= 3.3 V, T = 25°C  
A
I
Supports Partial-Power-Down Mode  
off  
Operation  
2Y  
GND  
Latch-Up Performance Exceeds 100 mA Per  
JESD 78, Class II  
8
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
SN54LV10A . . . FK PACKAGE  
(TOP VIEW)  
− 1000-V Charged-Device Model (C101)  
description/ordering information  
3
2
1
20 19  
18  
1Y  
NC  
3C  
2A  
NC  
2B  
4
5
6
7
8
These triple 3-input positive-NAND gates are  
17  
16  
designed for 2-V to 5.5-V V  
operation.  
CC  
15 NC  
14  
9 10 11 12 13  
NC  
2C  
The ’LV10A devices perform the Boolean function  
Y = A • B • C or Y = A + B + C in positive logic.  
3B  
These devices are fully specified for  
partial-power-down applications using I . The I  
off  
off  
circuitry disables the outputs, preventing  
damaging current backflow through the devices  
when they are powered down.  
NC − No internal connection  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
Tube of 50  
SN74LV10AD  
SOIC − D  
LV10A  
Reel of 2500  
Reel of 2000  
Reel of 2000  
Tube of 90  
SN74LV10ADR  
SN74LV10ANSR  
SN74LV10ADBR  
SN74LV10APW  
SN74LV10APWR  
SN74LV10APWT  
SN74LV10ADGVR  
SNJ54LV10AJ  
SOP − NS  
74LV10A  
LV10A  
SSOP − DB  
−40°C to 85°C  
Reel of 2000  
Reel of 250  
Reel of 2000  
Tube of 25  
TSSOP − PW  
LV10A  
TVSOP − DGV  
CDIP − J  
LV10A  
SNJ54LV10AJ  
SNJ54LV10AW  
SNJ54LV10AFK  
−55°C to 125°C CFP − W  
Tube of 150  
Tube of 55  
SNJ54LV10AW  
SNJ54LV10AFK  
LCCC − FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2005, Texas Instruments Incorporated  
ꢒ ꢁ ꢄꢏꢀꢀ ꢓ ꢋꢖ ꢏꢌꢗ ꢍꢀ ꢏ ꢁ ꢓꢋꢏꢔ ꢘꢙ ꢚꢛ ꢜꢝꢞ ꢟꢠꢡ ꢢꢘ ꢞꢝ ꢢꢘꢣ ꢚꢢꢛ ꢎꢌ ꢓ ꢔ ꢒ ꢤꢋ ꢍꢓ ꢁ  
ꢘ
ꢔ
ꢈ
ꢋ
ꢈ
ꢚ
ꢢ
ꢥ
ꢝ
ꢦ
ꢠ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢞ
ꢟ
ꢦ
ꢦ
ꢡ
ꢢ
ꢘ
ꢣ
ꢛ
ꢝ
ꢥ
ꢧ
ꢟ
ꢨ
ꢩ
ꢚ
ꢞ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢜ
ꢣ
ꢡ
ꢪ
ꢎ
ꢦ
ꢝ
ꢜ
ꢟ
ꢞ
ꢘ
ꢛ
ꢞ
ꢝ
ꢢ
ꢥ
ꢝ
ꢦ
ꢠ
ꢘ
ꢝ
ꢛ
ꢧ
ꢡ
ꢞ
ꢚ
ꢥ
ꢚ
ꢞ
ꢣ
ꢘ
ꢚ
ꢝ
ꢢ
ꢛ
ꢧ
ꢡ
ꢦ
ꢘ
ꢙ
ꢡ
ꢘ
ꢡ
ꢦ
ꢠ
ꢛ
ꢝ
ꢥ
ꢋ
ꢡ
ꢫ
ꢣ
ꢛ
ꢍ
ꢢ
ꢛ
ꢘ
ꢦ
ꢟ
ꢠ
ꢡ
ꢢ
ꢘ
ꢛ
ꢛ
ꢘ
ꢣ
ꢢ
ꢜ
ꢣ
ꢦ
ꢜ
ꢬ
ꢣ
ꢦ
ꢦ
ꢣ
ꢢ
ꢘ
ꢭ
ꢪ
ꢎ
ꢦ
ꢝ
ꢜ
ꢟ
ꢞ
ꢘ
ꢚ
ꢝ
ꢢ
ꢧꢣ ꢦ ꢣ ꢠ ꢡ ꢘ ꢡ ꢦ ꢛ ꢪ  
ꢧ
ꢦ
ꢝ
ꢞ
ꢡ
ꢛ
ꢛ
ꢚ
ꢢ
ꢮ
ꢜ
ꢝ
ꢡ
ꢛ
ꢢ
ꢝ
ꢘ
ꢢ
ꢡ
ꢞ
ꢡ
ꢛ
ꢛ
ꢣ
ꢦ
ꢚ
ꢩ
ꢭ
ꢚ
ꢢ
ꢞ
ꢩ
ꢟ
ꢜ
ꢡ
ꢘ
ꢡ
ꢛ
ꢘ
ꢚ
ꢢ
ꢮ
ꢝ
ꢥ
ꢣ
ꢩ
ꢩ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...13

中文翻译

下载PDF

SN74LV10ADRE4 替代型号

型号 品牌 替代类型 描述 数据表
SN74LV10ADG4 TI

完全替代

 TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10ADE4 TI

完全替代

 TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10ADR TI

完全替代

 TRIPLE 3-INPUT POSITIVE-NAND GATE

与SN74LV10ADRE4相关器件

型号 品牌 获取价格 描述 数据表
SN74LV10ADRG4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10ANSR TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10ANSRE4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10ANSRG4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10APW TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10APWE4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10APWG4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10APWR TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10APWRE4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE
SN74LV10APWRG4 TI

获取价格

 		TRIPLE 3-INPUT POSITIVE-NAND GATE

与SN74LV10ADRE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证