Datasheet > SN74LS273DWRG4

SN74LS273DWRG4

更新时间： 2024-11-23 21:03:27

品牌	Logo	应用领域
罗彻斯特 - ROCHESTER		光电二极管逻辑集成电路触发器
页数	文件大小	规格书
8页	419K
描述
D Flip-Flop, LS Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, TTL, PDSO20, PLASTIC, SO-20

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SN74LS273DWRG4 技术参数

生命周期：	Contact Manufacturer	包装说明：	SOP,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.57	系列：	LS
JESD-30 代码：	R-PDSO-G20	长度：	12.8 mm
逻辑集成电路类型：	D FLIP-FLOP	位数：	8
功能数量：	1	端子数量：	20
最高工作温度：	70 °C	最低工作温度：
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	传播延迟（tpd）：	27 ns
座面最大高度：	2.65 mm	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	TTL
温度等级：	COMMERCIAL	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
触发器类型：	POSITIVE EDGE	宽度：	7.5 mm
最小 fmax：	30 MHz	Base Number Matches：	1

SN74LS273DWRG4 数据手册

SN54273, SN54LS273, SN74273, SN74LS273

OCTAL D-TYPE FLIP-FLOP WITH CLEAR

SDLS090 – OCTOBER 1976 – REVISED MARCH 1988

SN54273, SN74LS273 . . . J OR W PACKAGE

SN74273 . . . N PACKAGE

• Contains Eight Flip-Flops With Single-Rail

Outputs

SN74LS273 . . . DW OR N PACKAGE

(TOP VIEW)

• Buffered Clock and Direct Clear Inputs

• Individual Data Input to Each Flip-Flop

• Applications Include:

Buffer/Storage Registers

Shift Registers

CLR

Pattern Generators

16 7Q

15 6Q

description

CLK

These monolithic, positive-edge-triggered flip-

flops utilize TTL circuitry to implement D-type

flip-flop logic with a direct clear input.

GND

Information at the D inputs meeting the setup time

requirements is transferred to the Q outputs on the

positive-going edge of the clock pulse. Clock

triggering occurs at a particular voltage level and

is not directly related to the transition time of the

positive-going pulse. When the clock input is at

either the high or low level, the D input signal has

no effect ar the output.

SN54LS273 . . . FK PACKAGE

(TOP VIEW)

20 19

These flip-flops are guaranteed to respond to

clock frequencies ranging form 0 to 30 megahertz

while maximum clock frequency is typically 40

megahertz. Typical power dissipation is 39

milliwatts per flip-flop for the ′273 and 10 milliwatts

for the ′LS273.

9 10 11 12 13

†

FUNCTION TABLE

(each flip-flop)

logic symbol

INPUTS

CLR

OUTPUT

CLEAR CLOCK

CLK

↑

†

This symbol is in accordance with ANSI/IEEE Std.

91-1984 and IEC Publication 617-12.

Pin numbers shown are for the DW, J, N, and W packages.

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of Texas Instruments

standard warranty. Production processing does not necessarily include

testing of all parameters.

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5 6 7 8

中文翻译

下载PDF

与SN74LS273DWRG4相关器件

型号	品牌	获取价格	描述	数据表
SN74LS273FN3	TI	获取价格	IC,FLIP-FLOP,OCTAL,D TYPE,LS-TTL,LDCC,20PIN,PLASTIC
SN74LS273J	TI	获取价格	OCTAL D-TYPE FLIP-FLOP WITH CLEAR
SN74LS273J	ROCHESTER	获取价格	D Flip-Flop, LS Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, TTL, CDIP20,
SN74LS273JD	MOTOROLA	获取价格	暂无描述
SN74LS273JP4	TI	获取价格	IC,FLIP-FLOP,OCTAL,D TYPE,LS-TTL,DIP,20PIN,CERAMIC
SN74LS273JS	MOTOROLA	获取价格	D Flip-Flop, LS Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, TTL, CDIP20,
SN74LS273N	TI	获取价格	OCTAL D-TYPE FLIP-FLOP WITH CLEAR
SN74LS273N	MOTOROLA	获取价格	OCTAL D FLIP-FLOP WITH CLEAR
SN74LS273N	ONSEMI	获取价格	LOW POWER SCHOTTKY
SN74LS273N-10	TI	获取价格	LS SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDIP20, CERAMIC, DIP-20

与SN74LS273DWRG4相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

36
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

28
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

56
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

53

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS273DWRG4

SN74LS273DWRG4 技术参数

SN74LS273DWRG4 数据手册

与SN74LS273DWRG4相关器件

与SN74LS273DWRG4相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74LS273DWRG4

SN74LS273DWRG4 技术参数

SN74LS273DWRG4 数据手册

与SN74LS273DWRG4相关器件

与SN74LS273DWRG4相关文章

您还可以找

您在本页遇到什么问题？