5秒后页面跳转
捷配首页

Datasheet > SN74CBTLV3857DWE4
SN74CBTLV3857DWE4 PDF预览

SN74CBTLV3857DWE4

更新时间： 2024-11-25 14:38:35
品牌 Logo 应用领域
德州仪器 - TI 驱动光电二极管输出元件逻辑集成电路
页数 文件大小 规格书
12页 773K
描述
CBTLV/3B SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, PLASTIC, SOIC-24

阅读下载

中文翻译

获取价格

SN74CBTLV3857DWE4 技术参数

是否无铅：含铅是否Rohs认证：符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：PLASTIC, SOIC-24针数：24
Reach Compliance Code：compliant风险等级：5.68
Is Samacsys：N其他特性：TTL COMPATIBLE BUS SWITCH
系列：CBTLV/3BJESD-30 代码：R-PDSO-G24
JESD-609代码：e4长度：15.365 mm
逻辑集成电路类型：BUS DRIVER湿度敏感等级：1
位数：10功能数量：1
端口数量：2端子数量：24
最高工作温度：85 °C最低工作温度：-40 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP24,.4封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：260
电源：3.3 V传播延迟（tpd）：0.25 ns
认证状态：Not Qualified座面最大高度：2.65 mm
子类别：Bus Driver/Transceivers最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.5 mmBase Number Matches：1

SN74CBTLV3857DWE4 数据手册

 浏览型号SN74CBTLV3857DWE4的Datasheet PDF文件第2页浏览型号SN74CBTLV3857DWE4的Datasheet PDF文件第3页浏览型号SN74CBTLV3857DWE4的Datasheet PDF文件第4页浏览型号SN74CBTLV3857DWE4的Datasheet PDF文件第5页浏览型号SN74CBTLV3857DWE4的Datasheet PDF文件第6页浏览型号SN74CBTLV3857DWE4的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄ ꢅꢆ ꢇꢈ ꢉꢊ ꢋꢂ  
ꢇ ꢌꢍꢎꢈꢌ ꢇꢆꢏꢐ ꢑ ꢒ ꢓ ꢎꢅꢔ ꢆ ꢕ ꢑꢆ ꢅꢖ ꢀ ꢀ ꢍꢔ ꢆꢄ ꢗ  
ꢍ ꢔꢆ ꢗ ꢔꢁ ꢆꢑ ꢘꢁꢏꢇ ꢙꢖ ꢇꢇ ꢚꢌ ꢍ ꢁ ꢘꢑꢀ ꢔ ꢀꢆꢌ ꢘꢀ  
SCDS085E − OCTOBER 1998 − REVISED OCTOBER 2003  
DBQ, DGV, DW, OR PW PACKAGE  
(TOP VIEW)  
D
D
Enable Signal Is SSTL_2 Compatible  
Flow-Through Architecture Optimizes PCB  
Layout  
V
V
CC  
1
2
3
4
5
6
7
8
9
24  
23  
22  
21  
20  
19  
18  
17  
16  
REF  
A1  
D
D
D
D
Designed for Use With 200 Mbit/s Double  
Data-Rate (DDR) SDRAM Applications  
OE  
B1  
B2  
B3  
B4  
B5  
B6  
B7  
A2  
A3  
A4  
A5  
A6  
A7  
A8  
Switch On-State Resistance Is Designed to  
Eliminate Series Resistor to DDR SDRAM  
Internal 10-kΩ Pulldown Resistors to  
Ground on B Port  
Internal 50-kΩ Pullup Resistor on  
Output-Enable Input  
A9 10  
15 B8  
D
Rail-to-Rail Switching on Data I/O Ports  
A10  
GND  
B9  
B10  
11  
12  
14  
13  
D
I
Supports Partial-Power-Down Mode  
off  
Operation  
D
Latch-Up Performance Exceeds 100 mA Per  
JESD 78, Class II  
description/ordering information  
This 10-bit FET bus switch is designed for 3-V to 3.6-V V  
levels.  
operation and SSTL_2 output-enable (OE) input  
CC  
When OE is low, the 10-bit bus switch is on, and port A is connected to port B. When OE is high, the switch is  
open, and the high-impedance state exists between the two ports. There are 10-kΩ pulldown resistors to ground  
on the B port.  
The FET switch on-state resistance is designed to replace the series terminating resistor in the SSTL_2  
data path.  
This device is fully specified for partial-power-down applications using I . The I feature ensures that  
off  
off  
damaging current will not backflow through the device when it is powered down. The device has isolation during  
power off.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
QSOP − DBQ  
SOIC − DW  
Tape and reel  
Tube  
SN74CBTLV3857DBQR  
SN74CBTLV3857DW  
SN74CBTLV3857DWR  
SN74CBTLV3857PWR  
SN74CBTLV3857DGVR  
CL857  
CBTLV3857  
−40°C to 85°C  
Tape and reel  
Tape and reel  
Tape and reel  
TSSOP − PW  
TVSOP − DGV  
CL857  
CL857  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
FUNCTION TABLE  
INPUT  
FUNCTION  
OE  
L
A port = B port  
Disconnect  
H
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢙ
ꢙ
ꢘ
ꢌ
ꢪ
ꢚ
ꢥ
ꢖ
ꢄ
ꢣ
ꢆ
ꢤ
ꢔ
ꢞ
ꢌ
ꢜ
ꢁ
ꢝ
ꢚ
ꢏ
ꢆ
ꢏ
ꢛ
ꢜ
ꢦ
ꢝ
ꢞ
ꢤ
ꢟ
ꢠ
ꢡ
ꢡ
ꢢ
ꢢ
ꢛ
ꢛ
ꢞ
ꢞ
ꢜ
ꢜ
ꢛ
ꢣ
ꢣ
ꢧ
ꢤ
ꢥ
ꢟ
ꢟ
ꢦ
ꢦ
ꢜ
ꢢ
ꢡ
ꢠ
ꢣ
ꢣ
ꢞ
ꢝ
ꢧ
ꢆꢦ  
ꢥ
ꢨ
ꢣ
ꢩ
ꢛ
ꢤ
ꢡ
ꢣ
ꢢ
ꢛ
ꢢ
ꢞ
ꢟ
ꢜ
ꢥ
ꢪ
ꢡ
ꢜ
ꢢ
ꢢ
ꢦ
ꢣ
ꢫ
Copyright 2003, Texas Instruments Incorporated  
ꢟ
ꢞ
ꢤ
ꢢ
ꢞ
ꢟ
ꢠ
ꢢ
ꢞ
ꢣ
ꢧ
ꢛ
ꢝ
ꢛ
ꢤ
ꢦ
ꢟ
ꢢ
ꢬ
ꢢ
ꢦ
ꢟ
ꢞ
ꢝ
ꢭ
ꢡ
ꢔ
ꢜ
ꢠ
ꢦ
ꢣ
ꢢ
ꢡ
ꢜ
ꢪ
ꢡ
ꢟ
ꢪ
ꢮ
ꢡ
ꢢ ꢦ ꢣ ꢢꢛ ꢜꢰ ꢞꢝ ꢡ ꢩꢩ ꢧꢡ ꢟ ꢡ ꢠ ꢦ ꢢ ꢦ ꢟ ꢣ ꢫ  
ꢟ
ꢟ
ꢡ
ꢜ
ꢢ
ꢯ
ꢫ
ꢙ
ꢟ
ꢞ
ꢪ
ꢥ
ꢤ
ꢢ
ꢛ
ꢞ
ꢜ
ꢧ
ꢟ
ꢞ
ꢤ
ꢦ
ꢣ
ꢣ
ꢛ
ꢜ
ꢰ
ꢪ
ꢞ
ꢦ
ꢣ
ꢜ
ꢞ
ꢢ
ꢜ
ꢦ
ꢤ
ꢦ
ꢣ
ꢣ
ꢡ
ꢟ
ꢛ
ꢩ
ꢯ
ꢛ
ꢜ
ꢤ
ꢩ
ꢥ
ꢪ
ꢦ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...12

中文翻译

下载PDF

与SN74CBTLV3857DWE4相关器件

型号 品牌 获取价格 描述 数据表
SN74CBTLV3857DWG4 TI

获取价格

 		CBTLV/3B SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, PLASTIC, SOIC-24
SN74CBTLV3857DWR TI

获取价格

 		具有内部下拉电阻的 3.3V、1:1 (SPST)、10 通道 FET 总线开关 | DW
SN74CBTLV3857PW TI

获取价格

 		LOW-VOLTAGE 10-BIT FET BUS SWITCH WITH INTERNAL PULLDOWN RESISTORS
SN74CBTLV3857PWLE TI

获取价格

 		CBTLV/3B SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, TSSOP-24
SN74CBTLV3857PWR TI

获取价格

 		CBTLV/3B SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24, GREEN, PLASTIC, TSSOP-24
SN74CBTLV3861 TI

获取价格

 		LOW-VOLTAGE 10-BIT FET BUS SWITCH
SN74CBTLV3861_07 TI

获取价格

 		LOW-VOLTAGE 10-BIT FET BUS SWITCH
SN74CBTLV3861DBQ TI

获取价格

 		LOW-VOLTAGE 10-BIT FET BUS SWITCH
SN74CBTLV3861DBQR TI

获取价格

 		LOW-VOLTAGE 10-BIT FET BUS SWITCH
SN74CBTLV3861DGV TI

获取价格

 		LOW-VOLTAGE 10-BIT FET BUS SWITCH

与SN74CBTLV3857DWE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证