Datasheet > SN74ALVC126DGVRE4

SN74ALVC126DGVRE4

更新时间： 2024-11-18 21:19:31

品牌	Logo	应用领域
德州仪器 - TI		栅驱动光电二极管逻辑集成电路电视
页数	文件大小	规格书
15页	666K
描述
Quadruple Bus Buffer Gate With 3-State Outputs 14-TVSOP -40 to 85

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

SN74ALVC126DGVRE4 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	TSSOP, TSSOP14,.25,16
针数：	14	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.56
控制类型：	ENABLE HIGH	系列：	ALVC/VCX/A
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e4
长度：	4.4 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	BUS DRIVER	最大I（ol）：	0.024 A
湿度敏感等级：	1	位数：	1
功能数量：	4	端口数量：	2
端子数量：	14	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP14,.25,16
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：	TR	峰值回流温度（摄氏度）：	260
电源：	3.3 V	Prop。Delay @ Nom-Sup：	3.1 ns
传播延迟（tpd）：	5.6 ns	认证状态：	Not Qualified
座面最大高度：	1.2 mm	子类别：	Bus Driver/Transceivers
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	1.65 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.4 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	3.6 mm
Base Number Matches：	1

SN74ALVC126DGVRE4 数据手册

浏览型号SN74ALVC126DGVRE4的Datasheet PDF文件第2页

浏览型号SN74ALVC126DGVRE4的Datasheet PDF文件第3页

浏览型号SN74ALVC126DGVRE4的Datasheet PDF文件第4页

浏览型号SN74ALVC126DGVRE4的Datasheet PDF文件第5页

浏览型号SN74ALVC126DGVRE4的Datasheet PDF文件第6页

SN74ALVC126

QUADRUPLE BUS BUFFER GATE

WITH 3-STATE OUTPUTS

www.ti.com

SCES111J–JULY 1997–REVISED OCTOBER 2004

FEATURES

D, DGV, NS, OR PW PACKAGE

(TOP VIEW)

•

Operates From 1.65 V to 3.6 V

Max t_pdof 3.1 ns at 3.3 V

1OE

±24-mA Output Drive at 3.3 V

4OE

Latch-Up Performance Exceeds 250 mA Per

JESD 17

12 4A

11 4Y

2OE

•

ESD Performance Tested Per JESD 22

– 2000-V Human-Body Model (A114-A)

– 200-V Machine Model (A115-A)

3OE

GND

– 1000-V Charged-Device Model (C101)

DESCRIPTION/ORDERING INFORMATION

This quadruple bus buffer gate is designed for 1.65-V to 3.6-V V_CCoperation.

The SN74ALVC126 features independent line drivers with 3-state outputs. Each output is disabled when the

associated output-enable (OE) input is low.

To ensure the high-impedance state during power up or power down, OE should be tied to GND through a

pulldown resistor; the minimum value of the resistor is determined by the current-sourcing capability of the driver.

ORDERING INFORMATION

T_A

PACKAGE⁽¹⁾

ORDERABLE PART NUMBER

SN74ALVC126D

TOP-SIDE MARKING

ALVC126

Tube

SOIC – D

Tape and reel

SN74ALVC126DR

-40°C to 85°C

SOP – NS

Tape and reel

SN74ALVC126NSR

SN74ALVC126PWR

SN74ALVC126DGVR

ALVC126

VA126

TSSOP – PW

TVSOP – DGV

VA126

(1) Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at

www.ti.com/sc/package.

FUNCTION TABLE

(each buffer)

INPUTS

OUTPUT

LOGIC DIAGRAM (POSITIVE LOGIC)

1OE

3OE

2OE

4OE

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas

Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of the Texas

Instruments standard warranty. Production processing does not

necessarily include testing of all parameters.

12 3 4 5 6 7...15

中文翻译

下载PDF

SN74ALVC126DGVRE4 替代型号

型号	品牌	替代类型	描述	数据表
SN74ALVC126DGVR	TI	完全替代	具有三态输出的 4 通道、1.65V 至 3.6V 缓冲器 \| DGV \| 14 \| -4
SN74ALVC126DGVRG4	TI	类似代替	ALVC/VCX/A SERIES, QUAD 1-BIT DRIVER, TRUE OUTPUT, PDSO14, GREEN, PLASTIC, TVSOP-14
SN74ALVC125DGVR	TI	类似代替	QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS

与SN74ALVC126DGVRE4相关器件

型号	品牌	获取价格	描述	数据表
SN74ALVC126DGVRG4	TI	获取价格	ALVC/VCX/A SERIES, QUAD 1-BIT DRIVER, TRUE OUTPUT, PDSO14, GREEN, PLASTIC, TVSOP-14
SN74ALVC126DR	TI	获取价格	Quadruple Bus Buffer Gate With 3-State Outputs 14-SOIC -40 to 85
SN74ALVC126NSR	TI	获取价格	具有三态输出的 4 通道、1.65V 至 3.6V 缓冲器 \| NS \| 14 \| -40
SN74ALVC126PW	TI	获取价格	QUADRUPLE BUS BUFFER GATE WITH 3-STATE OUTPUTS
SN74ALVC126PWLE	TI	获取价格	ALVC/VCX/A SERIES, QUAD 1-BIT DRIVER, TRUE OUTPUT, PDSO14, TSSOP-14
SN74ALVC126PWR	TI	获取价格	具有三态输出的 4 通道、1.65V 至 3.6V 缓冲器 \| PW \| 14 \| -40
SN74ALVC126PWRE4	TI	获取价格	具有三态输出的 4 通道、1.65V 至 3.6V 缓冲器 \| PW \| 14 \| -40
SN74ALVC126PWRG4	TI	获取价格	Quadruple Bus Buffer Gate With 3-State Outputs 14-TSSOP -40 to 85
SN74ALVC14	TI	获取价格	HEX SCHMITT-TRIGGER INVERTER
SN74ALVC14_06	TI	获取价格	HEX SCHMITT-TRIGGER INVERTER

与SN74ALVC126DGVRE4相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

37

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74ALVC126DGVRE4

SN74ALVC126DGVRE4 技术参数

SN74ALVC126DGVRE4 数据手册

SN74ALVC126DGVRE4 替代型号

与SN74ALVC126DGVRE4相关器件

与SN74ALVC126DGVRE4相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74ALVC126DGVRE4

SN74ALVC126DGVRE4 技术参数

SN74ALVC126DGVRE4 数据手册

SN74ALVC126DGVRE4 替代型号

与SN74ALVC126DGVRE4相关器件

与SN74ALVC126DGVRE4相关文章

您还可以找

您在本页遇到什么问题？