5秒后页面跳转
捷配首页

Datasheet > 电信电路 > 编解码器> S5T8554B01-S0B0
S5T8554B01-S0B0 PDF预览

S5T8554B01-S0B0

更新时间： 2024-01-17 09:05:41
品牌 Logo 应用领域
三星 - SAMSUNG 解码器编解码器电信集成电路电信电路光电二极管PC
页数 文件大小 规格书
14页 128K
描述
1 CHIP CODEC

阅读下载

获取价格

S5T8554B01-S0B0 技术参数

生命周期：Obsolete零件包装代码：SOIC
包装说明：SOP,针数：16
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.84压伸定律：MU-LAW
滤波器：YESJESD-30 代码：R-PDSO-G16
长度：10.3 mm负电源额定电压：-5 V
功能数量：1端子数量：16
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：-25 °C封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE认证状态：Not Qualified
座面最大高度：2.65 mm标称供电电压：5 V
表面贴装：YES电信集成电路类型：PCM CODEC
温度等级：OTHER端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
宽度：7.5 mmBase Number Matches：1

S5T8554B01-S0B0 数据手册

 浏览型号S5T8554B01-S0B0的Datasheet PDF文件第2页浏览型号S5T8554B01-S0B0的Datasheet PDF文件第3页浏览型号S5T8554B01-S0B0的Datasheet PDF文件第4页浏览型号S5T8554B01-S0B0的Datasheet PDF文件第6页浏览型号S5T8554B01-S0B0的Datasheet PDF文件第7页浏览型号S5T8554B01-S0B0的Datasheet PDF文件第8页 
1 CHIP CODEC  
S5T8554B/7B  
TIMING CHARACTERISTICS  
(Unless otherwise noted, V = 5.0V ± 5%, V = - 5.0V ± 5%, GND = 0V, Ta = 0°C to 70°C;  
CC  
BB  
A
typical characteristics specified at V = 5.0V, V = - 5.0V, Ta=25°C; all signals referenced to GND )  
CC  
BB  
A
Characteristic  
Symbol  
Test Conditions  
Depends on the device used  
and the BCLK /CLKSEL Pin.  
Min.  
Typ.  
Max.  
Unit  
Frequency of Master Clock  
f
-
1.536  
1.544  
2.048  
-
nS  
MCK  
R
MCLK and MCLK  
X
R
Rise Time of Bit Clock  
Fall Time of Bit Clock  
t
t
t
= 488ns  
= 488ns  
-
-
-
-
50  
50  
-
nS  
nS  
nS  
R (BCK)  
PB  
PB  
t
-
F (BCK)  
Holding Time from Bit Clock  
Low to Frame Sync  
t
Long frame only  
Short frame only  
Long frame only  
0
H (LFS)  
Holding Time from Bit Clock  
High to Frame Sync  
t
0
80  
0
-
-
-
-
-
-
-
nS  
nS  
nS  
nS  
nS  
nS  
H (RFS)  
Set-Up Time from Frame Sync  
to Bit Clock Low  
t
-
SU (FBCL)  
Delay Time from BCLK High  
to Data Valid  
t
Load = 150pF plse 2 LSTTL  
loads  
180  
140  
165  
165  
X
D (HDV)  
Delay Time to TS Low  
t
Load = 150pF plse 2 LSTTL  
loads  
-
X
D (TSXL)  
Delay Time from BCLK Low to  
Data Output Disabled  
t
-
50  
20  
X
D (LDD)  
Delay Time to Valid Data from  
t
C = 0pF to 150pF  
D (VD)  
L
FSX or BCLK , Whichever  
X
Comes Later  
Set-Up Time from D Valid to  
t
-
-
50  
50  
50  
-
-
-
-
-
-
nS  
nS  
nS  
R
SU (DRBL)  
BCLK  
Low  
R/X  
Hold Time from FS  
Low to  
t
H (BLDR)  
R/X  
D Invalid  
R
Set-Up Time from FS  
to  
t
Short frame sync pulse (1 or 2  
bit clock periods long) (Note 1)  
R/X  
SU (FBLS)  
BCLK  
Low  
R/X  
Width of Master Clock High  
Width of Master Clock Low  
Rise Time of Master Clock  
Fall Time of Master Clock  
t
MCLK and MCLK  
160  
-
-
-
-
-
-
nS  
nS  
nS  
nS  
-
W (MCKH)  
X
R
R
R
R
t
MCLK and MCLK  
160  
-
W (MCKL)  
X
t
MCLK and MCLK  
-
-
-
50  
50  
-
R (MCK)  
X
t
MCLK and MCLK  
X
F (MCK)  
Set-Up Time from BCLK High  
t
First bit clock after the leading  
edge FS  
X
SU (BHMF)  
(and FS In Long Frame Sync  
X
X
Mode) to MCLK Falling Edge  
X
5
12345678...14

下载PDF

与S5T8554B01-S0B0相关器件

型号 品牌 描述 获取价格 数据表
S5T8554B02-L0B0 SAMSUNG 1 CHIP CODEC

获取价格
S5T8554B03 SAMSUNG CODEC FOR DIGITAL ANSWERING PHONE

获取价格
S5T8554B03-D0B0 SAMSUNG CODEC FOR DIGITAL ANSWERING PHONE

获取价格
S5T8554B03-S0B0 SAMSUNG CODEC FOR DIGITAL ANSWERING PHONE

获取价格
S5T8555 SAMSUNG TIME SLOT ASSIGNMENT CIRCUIT

获取价格
S5T8555X01-L0B0 SAMSUNG TIME SLOT ASSIGNMENT CIRCUIT

获取价格

与S5T8554B01-S0B0相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证