5秒后页面跳转
P5AC324-25 PDF预览

P5AC324-25

更新时间: 2024-01-18 16:47:08
品牌 Logo 应用领域
其他 - ETC /
页数 文件大小 规格书
18页 585K
描述
UV-Erasable/OTP PLD

P5AC324-25 技术参数

是否Rohs认证: 不符合生命周期:Obsolete
零件包装代码:DIP包装说明:DIP, DIP40,.6
针数:40Reach Compliance Code:compliant
HTS代码:8542.39.00.01风险等级:5.89
其他特性:PAL WITH MACROCELLS; 24 MACROCELLS; 2 EXTERNAL CLOCKS; SHARED INPUT/CLOCK架构:PAL-TYPE
最大时钟频率:27.7 MHzJESD-30 代码:R-PDIP-T40
JESD-609代码:e0长度:52.26 mm
专用输入次数:10I/O 线路数量:24
输入次数:36输出次数:24
产品条款数:394端子数量:40
最高工作温度:70 °C最低工作温度:
组织:10 DEDICATED INPUTS, 24 I/O输出函数:MACROCELL
封装主体材料:PLASTIC/EPOXY封装代码:DIP
封装等效代码:DIP40,.6封装形状:RECTANGULAR
封装形式:IN-LINE峰值回流温度(摄氏度):NOT SPECIFIED
电源:5 V可编程逻辑类型:OT PLD
传播延迟:25 ns认证状态:Not Qualified
座面最大高度:5.08 mm子类别:Programmable Logic Devices
最大供电电压:5.25 V最小供电电压:4.75 V
标称供电电压:5 V表面贴装:NO
技术:CMOS温度等级:COMMERCIAL
端子面层:Tin/Lead (Sn/Pb)端子形式:THROUGH-HOLE
端子节距:2.54 mm端子位置:DUAL
处于峰值回流温度下的最长时间:NOT SPECIFIED宽度:15.24 mm
Base Number Matches:1

P5AC324-25 数据手册

 浏览型号P5AC324-25的Datasheet PDF文件第2页浏览型号P5AC324-25的Datasheet PDF文件第3页浏览型号P5AC324-25的Datasheet PDF文件第4页浏览型号P5AC324-25的Datasheet PDF文件第5页浏览型号P5AC324-25的Datasheet PDF文件第6页浏览型号P5AC324-25的Datasheet PDF文件第7页 
Powered by ICminer.com Electronic-Library Service CopyRight 2003  

与P5AC324-25相关器件

型号 品牌 获取价格 描述 数据表
P5AC324-30 ETC

获取价格

UV-Erasable/OTP PLD
P5AC324-35 ETC

获取价格

UV-Erasable/OTP PLD
P5AC324-40 ETC

获取价格

UV-Erasable/OTP PLD
P5C ETC

获取价格

Peripheral IC
P5C032-25 ETC

获取价格

UV-Erasable/OTP PLD
P5C032-30 INTEL

获取价格

8-MACROCELL CMOS PLD
P5C032-35 INTEL

获取价格

8-MACROCELL CMOS PLD
P5C032-40 INTEL

获取价格

8-MACROCELL CMOS PLD
P5C060-45 INTEL

获取价格

16 MACROCELL CMOS PLD
P5C060-55 INTEL

获取价格

16 MACROCELL CMOS PLD