是否无铅: | 不含铅 | 是否Rohs认证: | 符合 |
生命周期: | Transferred | 零件包装代码: | SC-70 |
包装说明: | TSSOP, TSSOP5/6,.08 | 针数: | 5 |
Reach Compliance Code: | compliant | ECCN代码: | EAR99 |
HTS代码: | 8542.39.00.01 | 风险等级: | 3.19 |
系列: | P | JESD-30 代码: | R-PDSO-G5 |
JESD-609代码: | e3 | 长度: | 2 mm |
负载电容(CL): | 30 pF | 逻辑集成电路类型: | BUFFER |
最大I(ol): | 0.0005 A | 湿度敏感等级: | 1 |
功能数量: | 1 | 输入次数: | 1 |
端子数量: | 5 | 最高工作温度: | 85 °C |
最低工作温度: | -40 °C | 封装主体材料: | PLASTIC/EPOXY |
封装代码: | TSSOP | 封装等效代码: | TSSOP5/6,.08 |
封装形状: | RECTANGULAR | 封装形式: | SMALL OUTLINE, THIN PROFILE, SHRINK PITCH |
包装方法: | TAPE AND REEL | 峰值回流温度(摄氏度): | 260 |
电源: | 1.2/3.3 V | Prop。Delay @ Nom-Sup: | 46.3 ns |
传播延迟(tpd): | 46.3 ns | 认证状态: | Not Qualified |
施密特触发器: | YES | 座面最大高度: | 1.1 mm |
子类别: | Gates | 最大供电电压 (Vsup): | 3.6 V |
最小供电电压 (Vsup): | 0.9 V | 标称供电电压 (Vsup): | 1.1 V |
表面贴装: | YES | 技术: | CMOS |
温度等级: | INDUSTRIAL | 端子面层: | Matte Tin (Sn) |
端子形式: | GULL WING | 端子节距: | 0.65 mm |
端子位置: | DUAL | 处于峰值回流温度下的最长时间: | NOT SPECIFIED |
宽度: | 1.25 mm | Base Number Matches: | 1 |
型号 | 品牌 | 替代类型 | 描述 | 数据表 |
NC7SP17P5X | ONSEMI |
类似代替 |
TinyLogic ULP单通道缓冲器(带施密特触发器输入) | |
SN74AUP1G17DCKT | TI |
功能相似 |
LOW - POWER SINGLE SCHMITT-TRIGGLER BUFFER | |
SN74AUP1G17DCKR | TI |
功能相似 |
LOW - POWER SINGLE SCHMITT-TRIGGLER BUFFER |
型号 | 品牌 | 获取价格 | 描述 | 数据表 |
NC7SP17P5X_11 | FAIRCHILD |
获取价格 |
TinyLogic® ULP Single Buffer with Schmitt Tr | |
NC7SP17P5X_NL | FAIRCHILD |
获取价格 |
Buffer, P Series, 1-Func, 1-Input, CMOS, PDSO5, 1.25 MM, ROHS COMPLIANT, EIAJ, SC-88A, SC- | |
NC7SP19 | FAIRCHILD |
获取价格 |
TinyLogic ULP 1-of-2 Decoder/Demultiplexer | |
NC7SP19L6X | FAIRCHILD |
获取价格 |
TinyLogic ULP 1-of-2 Decoder/Demultiplexer | |
NC7SP19L6X | ONSEMI |
获取价格 |
TinyLogic ULP 1/2 解码器/信号分离器 | |
NC7SP19P6X | FAIRCHILD |
获取价格 |
TinyLogic ULP 1-of-2 Decoder/Demultiplexer | |
NC7SP19P6X | ONSEMI |
获取价格 |
TinyLogic ULP 1/2 解码器/信号分离器 | |
NC7SP32 | FAIRCHILD |
获取价格 |
TinyLogic ULP 2-Input OR Gate | |
NC7SP32_04 | FAIRCHILD |
获取价格 |
TinyLogic ULP 2-Input OR Gate | |
NC7SP32L6X | FAIRCHILD |
获取价格 |
TinyLogic ULP 2-Input OR Gate |