ADVANCE
8, 16 MEG x 72
REGISTERED SDRAM DIMMs
MT9LSDT872, MT9LSDT1672
SYNCHRONOUS
DRAM MODULE
For the latest data sheet, please refer to the Micron Web
site: www.micronsemi.com/datasheets/datasheet.html
FEATURES
• JEDEC-standard 168-pin, dual in-line memory
module (DIMM)
PIN ASSIGNMENT (FRONT VIEW)
168-PIN DIMM
• PC133- and PC100-compliant
• Registered inputs with one-clock delay
• Phase-lock loop (PLL) clock driver to reduce
loading
• Utilizes 133 MHz and 125 MHz SDRAM compo-
nents
• ECC-optimized pinout
PIN SYMBOL PIN SYMBOL PIN SYMBOL PIN SYMBOL
• 64MB (8 Meg x 72) and 128MB (16 Meg x 72)
• Single +3.3V 0.3V power supply
• Fully synchronous; all signals registered on
positive edge of PLL clock
• Internal pipelined operation; column address can
be changed every clock cycle
• Internal SDRAM banks for hiding row access/
precharge
• Programmable burst lengths: 1, 2, 4, 8, or full page
• Auto Precharge and Auto Refresh Modes
• Self Refresh Mode
1
2
3
4
5
6
7
8
V
SS
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
V
DNU
S2#
DQMB2
DQMB3
DNU
SS
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
V
SS
127
128
VSS
CKE0
DQ0
DQ1
DQ2
DQ3
DQ32
DQ33
DQ34
DQ35
129 RFU (S3#)
130
131
DQMB6
DQMB7
V
DD
V
DD
132 RFU(A13)
DQ4
DQ5
DQ6
DQ7
DQ8
V
DD
DQ36
DQ37
DQ38
DQ39
DQ40
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
VDD
NC
NC
CB6
CB7
NC
9
NC
CB2
CB3
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
V
SS
V
SS
V
SS
VSS
DQ9
DQ10
DQ11
DQ12
DQ13
DQ16
DQ17
DQ18
DQ19
DQ41
DQ42
DQ43
DQ44
DQ45
DQ48
DQ49
DQ50
DQ51
VDD
DQ52
NC
NC
REGE
VSS
• 64ms, 4,096-cycle refresh
• LVTTL-compatible inputs and outputs
• Serial Presence-Detect (SPD)
100
101
102
103
104
V
DD
V
DD
DQ20
NC
NC
V
DD
OPTIONS
• Package
MARKING
DQ14
DQ15
CB0
CB1
V
DQ46
DQ47
CB4
CB5
V
63 RFU(CKE1) 105
168-pin DIMM (gold)
G
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
V
SS
106
107
108
109
110
111
112
113
SS
DQ21
DQ22
DQ23
SS
DQ53
DQ54
DQ55
• Frequency/CAS Latency*
133 MHz/CL = 2
NC
NC
NC
NC
-13E
-133
-10E
(7.5ns, 133 MHz SDRAMs)
133 MHz/CL = 3
(7.5ns, 133 MHz SDRAMs)
100 MHz/CL = 2
V
DD
V
SS
V
DD
VSS
WE#
DQMB0
DQMB1
S0#
DNU
V
A0
A2
A4
A6
A8
DQ24
DQ25
DQ26
DQ27
CAS#
DQMB4
DQMB5
DQ56
DQ57
DQ58
DQ59
114 RFU (S1#) 156
(8ns, 125 MHz SDRAM)
V
DD
115
116
117
118
119
120
121
122
123
124
125
RAS#
V
A1
A3
A5
A7
A9
BA0
A11
VDD
157
158
159
160
161
162
163
164
165
166
167
VDD
*Device latency only; extra clock cycle required due to input register.
SS
DQ28
DQ29
DQ30
DQ31
V
CK2
NC
WP
SDA
SCL
SS
DQ60
DQ61
DQ62
DQ63
VSS
CK3
NC
SA0
SA1
SA2
KEY SDRAM COMPONENT
TIMING PARAMETERS
SS
A10
BA1
MODULE
MARKING GRADE LATENCY
SPEED
CAS
ACCESS
TIME
SETUP
TIME
HOLD
TIME
V
V
DD
DD
CK1
-13E
-133
-10E
-7E
-75
-8E
2
3
2
5.4ns
5.4ns
6ns
1.5ns
1.5ns
2ns
0.8ns
0.8ns
1ns
CK0
V
DD
126 RFU(A12) 168
VDD
NOTE: Symbols in parentheses are not used on these modules but may be used
for other modules in this product family. They are for reference only.
8,16 Megx72PC133/PC100 RegisteredSDRAMDIMMs
ZM28_3.p65–Rev. 4/00
MicronTechnology,Inc.,reservestherighttochangeproductsorspecificationswithoutnotice.
©1999,MicronTechnology,Inc.
1