5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 时钟驱动器> MAX9324EUP
MAX9324EUP PDF预览

MAX9324EUP

更新时间： 2024-11-13 11:14:19
品牌 Logo 应用领域
美信 - MAXIM 时钟驱动器逻辑集成电路光电二极管信息通信管理
页数 文件大小 规格书
12页 274K
描述
One-to-Five LVPECL/LVCMOS Output Clock and Data Driver

阅读下载

中文翻译

获取价格

MAX9324EUP 技术参数

是否无铅：含铅是否Rohs认证：不符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：4.40 MM, TSSOP-20针数：20
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：5.42Is Samacsys：N
输入调节：DIFFERENTIALJESD-30 代码：R-PDSO-G20
JESD-609代码：e0长度：6.5 mm
逻辑集成电路类型：LOW SKEW CLOCK DRIVER最大I（ol）：0.004 A
湿度敏感等级：1功能数量：1
反相输出次数：端子数量：20
实输出次数：4最高工作温度：85 °C
最低工作温度：-40 °C封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：TSSOP20,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：245电源：3.3 V
Prop。Delay @ Nom-Sup：0.6 ns传播延迟（tpd）：0.6 ns
认证状态：Not QualifiedSame Edge Skew-Max（tskwd）：0.03 ns
座面最大高度：1.1 mm子类别：Clock Drivers
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：3 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：BICMOS温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：4.4 mm
最小 fmax：650 MHzBase Number Matches：1

MAX9324EUP 数据手册

 浏览型号MAX9324EUP的Datasheet PDF文件第2页浏览型号MAX9324EUP的Datasheet PDF文件第3页浏览型号MAX9324EUP的Datasheet PDF文件第4页浏览型号MAX9324EUP的Datasheet PDF文件第5页浏览型号MAX9324EUP的Datasheet PDF文件第6页浏览型号MAX9324EUP的Datasheet PDF文件第7页 
19-2576; Rev 0; 10/02  
One-to-Five LVPECL/LVCMOS Output Clock and  
Data Driver  
General Description  
Features  
The MAX9324 low-skew, low-jitter, clock and data driver  
distributes a differential LVPECL input to four differential  
LVPECL outputs and one single-ended LVCMOS output.  
All outputs default to logic low when the differential inputs  
equal GND or are left open. The MAX9324 operates from  
3.0V to 3.6V, making it ideal for 3.3V systems, and con-  
sumes only 25mA (max) of supply current.  
ꢀ 15ps Differential Output-to-Output Skew  
ꢀ 1.7ps Added Random Jitter  
RMS  
ꢀ 150ps (max) Part-to-Part Skew  
ꢀ 450ps Propagation Delay  
ꢀ Synchronous Output Enable/Disable  
ꢀ Single-Ended Monitor Output  
The MAX9324 features low 150ps (max) part-to-part  
skew, low 15ps output-to-output skew, and low 1.7ps  
RMS jitter, making the device ideal for clock and data  
distribution across a backplane or board. CLK_EN and  
SEOUT_Z control the status of the various outputs.  
Asserting CLK_EN low configures the differential (Q_,  
Q_) outputs to a differential low condition and SEOUT to  
a single-ended logic-low state. CLK_EN operation is  
synchronous with the CLK_ inputs. A logic high on  
SEOUT_Z places SEOUT in a high-impedance state.  
SEOUT_Z is asynchronous with the CLK (CLK) inputs.  
ꢀ Outputs Assert Low when CLK, CLK are Open or  
at GND  
ꢀ 3.0V to 3.6V Supply Voltage Range  
ꢀ -40°C to +85°C Operating Temperature Range  
Ordering Information  
The MAX9324 is available in space-saving 20-pin  
TSSOP and ultra-small 20-pin 4mm ✕ 4mm thin QFN  
packages and operates over the extended (-40°C to  
+85°C) temperature range.  
PART  
MAX9324EUP  
MAX9324ETP*  
TEMP RANGE  
-40°C to +85°C  
-40°C to +85°C  
PIN-PACKAGE  
20 TSSOP  
20 Thin QFN-EP**  
Applications  
*Future product—Contact factory for availability.  
**EP = Exposed paddle.  
Precision Clock Distribution  
Low-Jitter Data Repeater  
Data and Clock Driver and Buffer  
Central-Office Backplane Clock Distribution  
DSLAM Backplane  
Functional Diagram and Typical Operating Circuit appear at  
end of data sheet.  
Base Station  
ATE  
Pin Configurations  
TOP VIEW  
20 19 18 17 16  
GND  
CLK_EN  
N.C.  
1
2
20 Q0  
19 Q0  
V
1
2
3
4
5
15  
14  
13  
12  
11  
SEOUT  
GND  
CC  
3
18 V  
CC  
Q1  
Q1  
Q2  
Q2  
SEOUT  
GND  
4
17 Q1  
16 Q1  
15 Q2  
MAX9324  
N.C.  
MAX9324  
5
**EXPOSED PADDLE  
SEOUT_Z  
CLK  
N.C.  
6
SEOUT_Z  
CLK  
7
14  
13  
Q2  
8
V
CC  
6
7
8
9
10  
CLK  
9
12 Q3  
11 Q3  
V
10  
CC  
THIN QFN-EP** (4mm x 4mm)  
**CONNECT EXPOSED PADDLE TO GND.  
TSSOP  
________________________________________________________________ Maxim Integrated Products  
1
For pricing, delivery, and ordering information, please contact Maxim/Dallas Direct! at  
1-888-629-4642, or visit Maxim’s website at www.maxim-ic.com.  
1234567...12

中文翻译

下载PDF

MAX9324EUP 替代型号

型号 品牌 替代类型 描述 数据表
MAX9324EUP+T MAXIM

类似代替

 Low Skew Clock Driver, 4 True Output(s), 0 Inverted Output(s), BICMOS, PDSO20, 4.40 MM, TS
MAX9324EUP+ MAXIM

类似代替

 暂无描述
MAX9324ETP MAXIM

功能相似

 One-to-Five LVPECL/LVCMOS Output Clock and Data Driver

与MAX9324EUP相关器件

型号 品牌 获取价格 描述 数据表
MAX9324EUP+ MAXIM

获取价格

 		暂无描述
MAX9324EUP+T MAXIM

获取价格

 		Low Skew Clock Driver, 4 True Output(s), 0 Inverted Output(s), BICMOS, PDSO20, 4.40 MM, TS
MAX9324EUP-T MAXIM

获取价格

 		Low Skew Clock Driver, 4 True Output(s), 0 Inverted Output(s), BICMOS, PDSO20, 4.40 MM, TS
MAX9325 MAXIM

获取价格

 		2:8 Differential LVPECL/LVECL/HSTL Clock and Data Driver
MAX9325EGI ROCHESTER

获取价格

 		9325 SERIES, LOW SKEW CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), QCC28, 5 X 5 M
MAX9325EQI ROCHESTER

获取价格

 		9325 SERIES, LOW SKEW CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQCC28, PLASTI
MAX9325EQI+ ROCHESTER

获取价格

 		9325 SERIES, LOW SKEW CLOCK DRIVER, 8 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PQCC28, PLASTI
MAX9325EQI+T MAXIM

获取价格

 		Low Skew Clock Driver, 9325 Series, 8 True Output(s), 0 Inverted Output(s), Bipolar, PQCC2
MAX9326 MAXIM

获取价格

 		1:9 Differential LVPECL/LVECL/HSTL Clock and Data Driver
MAX9326EGI MAXIM

获取价格

 		1:9 Differential LVPECL/LVECL/HSTL Clock and Data Driver

与MAX9324EUP相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证