Datasheet > M2004-02-669.3266LF

M2004-02-669.3266LF

更新时间： 2024-11-30 06:58:47

品牌	Logo	应用领域
艾迪悌 - IDT		ATM 异步传输模式电信电信集成电路
页数	文件大小	规格书
10页	1599K
描述
Support Circuit, 1-Func

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M2004-02-669.3266LF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	包装说明：	QCCN,
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.29	JESD-30 代码：	S-XQCC-N36
JESD-609代码：	e3	长度：	9 mm
功能数量：	1	端子数量：	36
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	UNSPECIFIED	封装代码：	QCCN
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
座面最大高度：	2.8 mm	标称供电电压：	3.3 V
表面贴装：	YES	电信集成电路类型：	ATM/SONET/SDH SUPPORT CIRCUIT
温度等级：	COMMERCIAL	端子面层：	MATTE TIN
端子形式：	NO LEAD	端子节距：	0.635 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	9 mm	Base Number Matches：	1

M2004-02-669.3266LF 数据手册

浏览型号M2004-02-669.3266LF的Datasheet PDF文件第2页

浏览型号M2004-02-669.3266LF的Datasheet PDF文件第3页

浏览型号M2004-02-669.3266LF的Datasheet PDF文件第4页

浏览型号M2004-02-669.3266LF的Datasheet PDF文件第5页

浏览型号M2004-02-669.3266LF的Datasheet PDF文件第6页

M2004-02

Micro Networks

An Integrated Circuit Systems Company

Preliminary Specifications

M2004-02

Frequency Synthesizer

DESCRIPTION

The M2004-02 integrates a high performance Phase

Locked Loop (PLL) with a Voltage Controlled SAW

Oscillator (VCSO) to provide a low jitter Frequency

Synthesizer in a 9mm x 9mm surface mount

package.

The internal high “Q” SAW filter provides low jitter

signal performance and determines the maximum

output frequency of the VCSO.

A programmable output divider can divide the VCSO

frequency to achieve an output as low as 38.88MHz.

FEATURES

The input to the Frequency Synthesizer is provided

by selecting between a differential input clock or a

single ended input clock.

Output Clock Frequency up to 700MHz

Internal Low-jitter SAW-based Oscillator

Intrinsic Jitter <1ps rms (12kHz - 20MHz)

The output frequency is an integer multiple of the

input reference frequency. The multiplying factor is

programmed via a 6 bit parallel address.

Differential Input Compatible with LVPECL,

LVDS, HSTL, SSTL, etc.

An external loop filter sets the PLL bandwidth which

can be optimized to provide jitter attenuation of the

input reference clock.

Dual Input MUX

Parallel Programming

Tunable Loop Filter Response

Differential LVPECL Outputs

3.3V Operation

The bandwidth control, low phase noise, and HOLD

features make the M2004-02 ideal for use as a clock

jitter attenuator, frequency translator, and clock

frequency generator in OC-3 through OC-192

applications.

Small 9mm x 9mm SMT Package

APPLICATIONS

SONET / SDH / 10GbE System

Synchronization

Add / Drop Muxes, Access and Edge

Switches

Line Card System Clock Cleaner /

Translator

Optical Module Clock Cleaner / Translator

ISO 9001

Registered

Micro Networks

324 Clark Street

Worcester, MA 01606

tel: 508-852-5400

fax: 508-852-8456

www.micronetworks.com

12 3 4 5 6 7...10

中文翻译

下载PDF

与M2004-02-669.3266LF相关器件

型号	品牌	获取价格	描述	数据表
M2004-02-672.1600	ICSI	获取价格	Frequency Synthesizer
M2004-02-672.1600LF	IDT	获取价格	Support Circuit, 1-Func
M2004-02-690.5692	ICSI	获取价格	Frequency Synthesizer
M2004-02-690.5692LF	IDT	获取价格	Support Circuit, 1-Func
M2004-02-693.4830	ICSI	获取价格	Frequency Synthesizer
M2004-02-693.4830LF	IDT	获取价格	Support Circuit, 1-Func
M2004-02I400.0000	IDT	获取价格	CLCC-36, Tube
M2004-02I400.0000T	IDT	获取价格	CLCC-36, Reel
M2004-02I622.0800	IDT	获取价格	CLCC-36, Tube
M2004-02I622.0800T	IDT	获取价格	CLCC-36, Reel

与M2004-02-669.3266LF相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

49
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

38
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

67
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

63

产品中心

服务支持

精选活动

关于我们

帮助中心

M2004-02-669.3266LF

M2004-02-669.3266LF 技术参数

M2004-02-669.3266LF 数据手册

与M2004-02-669.3266LF相关器件

与M2004-02-669.3266LF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M2004-02-669.3266LF

M2004-02-669.3266LF 技术参数

M2004-02-669.3266LF 数据手册

与M2004-02-669.3266LF相关器件

与M2004-02-669.3266LF相关文章

您还可以找

您在本页遇到什么问题？