Datasheet > 存储 > SRAM> IS61VF51236A-7.5B2I

IS61VF51236A-7.5B2I

更新时间： 2024-11-24 04:44:47

品牌	Logo	应用领域
美国芯成 - ISSI		存储内存集成电路静态存储器时钟
页数	文件大小	规格书
35页	277K
描述
256K x 72, 512K x 36, 1024K x 18 18Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IS61VF51236A-7.5B2I 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	BGA
包装说明：	BGA, BGA119,7X17,50	针数：	119
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.54
Is Samacsys：	N	最长访问时间：	7.5 ns
其他特性：	PIPELINED ARCHITECTURE, FLOW-THROUGH	最大时钟频率 (fCLK)：	117 MHz
I/O 类型：	COMMON	JESD-30 代码：	R-PBGA-B119
JESD-609代码：	e0	长度：	22 mm
内存密度：	18874368 bit	内存集成电路类型：	CACHE SRAM
内存宽度：	36	湿度敏感等级：	3
功能数量：	1	端子数量：	119
字数：	524288 words	字数代码：	512000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	512KX36
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装等效代码：	BGA119,7X17,50
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	2.5 V	认证状态：	Not Qualified
座面最大高度：	3.5 mm	最大待机电流：	0.075 A
最小待机电流：	2.38 V	子类别：	SRAMs
最大压摆率：	0.25 mA	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	BALL	端子节距：	1.27 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	14 mm	Base Number Matches：	1

IS61VF51236A-7.5B2I 数据手册

浏览型号IS61VF51236A-7.5B2I的Datasheet PDF文件第2页

浏览型号IS61VF51236A-7.5B2I的Datasheet PDF文件第3页

浏览型号IS61VF51236A-7.5B2I的Datasheet PDF文件第4页

浏览型号IS61VF51236A-7.5B2I的Datasheet PDF文件第5页

浏览型号IS61VF51236A-7.5B2I的Datasheet PDF文件第6页

浏览型号IS61VF51236A-7.5B2I的Datasheet PDF文件第7页

IS61LF25672A IS61VF25672A

IS61LF51236A IS61VF51236A

IS61LF102418A IS61VF102418A

ISSI

256K x 72, 512K x 36, 1024K x 18

18Mb SYNCHRONOUS FLOW-THROUGH

STATIC RAM

APRIL 2006

DESCRIPTION

FEATURES

The ISSI IS61LF/VF25672A, IS61LF/VF51236A and

IS61LF/VF102418A are high-speed, low-power synchro-

nous static RAMs designed to provide burstable, high-

performance memory for communication and networking

applications. The IS61LF/VF25672A is organized as

262,144 words by 72 bits. The IS61LF/VF51236A is orga-

nizedas524,288wordsby36bits.TheIS61LF/VF102418A

is organized as 1,048,576 words by 18 bits. Fabricated

with ISSI's advanced CMOS technology, the device inte-

grates a 2-bit burst counter, high-speed SRAM core, and

high-drive capability outputs into a single monolithic cir-

cuit. All synchronous inputs pass through registers con-

trolled by a positive-edge-triggered single clock input.

• Internal self-timed write cycle

• Individual Byte Write Control and Global Write

• Clock controlled, registered address, data and

control

• Burst sequence control using MODE input

•

Three chip enable option for simple depth expan-

sion and address pipelining

• Common data inputs and data outputs

• Auto Power-down during deselect

• Single cycle deselect

Write cycles are internally self-timed and are initiated by

the rising edge of the clock input. Write cycles can be one

to four bytes wide as controlled by the write control inputs.

• Snooze MODE for reduced-power standby

• JTAG Boundary Scan for PBGA package

• Power Supply

Separate byte enables allow individual bytes to be written.

Byte write operation is performed by using byte write

enable (BWE) input combined with one or more individual

byte write signals (BWx). In addition, Global Write (GW) is

available for writing all bytes at one time, regardless of the

byte write controls.

LF: V^DD3.3V + 5%, VDDQ 3.3V/2.5V + 5%

VF: V^DD2.5V + 5%, VDDQ 2.5V + 5%

• JEDEC 100-Pin TQFP, 119-pin PBGA, 209-Ball

PBGA and 165-pin PBGA packages.

Bursts can be initiated with either ADSP (Address Status

Processor) or ADSC (Address Status Cache Controller)

input pins. Subsequent burst addresses can be generated

internally and controlled by the ADV (burst address ad-

vance) input pin.

• Lead-free available

The mode pin is used to select the burst sequence order,

Linear burst is achieved when this pin is tied LOW.

Interleave burst is achieved when this pin is tied HIGH or

left floating.

FAST ACCESS TIME

Symbol

tKQ

Parameter

-6.5

6.5

-7.5

7.5

Units

Clock Access Time

Cycle Time

tKC

7.5

8.5

Frequency

133

117

MHz

without notice. ISSI assumes no liability arising out of the application or use of any information, products or services described herein. Customers are advised to

obtain the latest version of this device specification before relying on any published information and before placing orders for products.

Integrated Silicon Solution, Inc. — 1-800-379-4774

Rev. E

04/21/06

12 3 4 5 6 7...35

中文翻译

下载PDF

与IS61VF51236A-7.5B2I相关器件

型号	品牌	获取价格	描述	数据表
IS61VF51236A-7.5B3	ISSI	获取价格	256K x 72, 512K x 36, 1024K x 18 18Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61VF51236A-7.5B3I	ISSI	获取价格	256K x 72, 512K x 36, 1024K x 18 18Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61VF51236A-7.5B3-TR	ISSI	获取价格	IC SRAM 18M PARALLEL 165TFBGA
IS61VF51236A-7.5TQ	ISSI	获取价格	256K x 72, 512K x 36, 1024K x 18 18Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61VF51236A-7.5TQI	ISSI	获取价格	256K x 72, 512K x 36, 1024K x 18 18Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61VF51236A-7.5TQLI	ISSI	获取价格	256K x 72, 512K x 36, 1024K x 18 18Mb SYNCHRONOUS FLOW-THROUGH STATIC RAM
IS61VF51236A-7.5TQLI-TR	ISSI	获取价格	IC SRAM 18M PARALLEL 100TQFP
IS61VF51236A-7.5TQVI	ISSI	获取价格	512KX36 CACHE SRAM, 7.5ns, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, LEAD FREE, TQFP-100
IS61VPD10018-166TQ	ISSI	获取价格	Cache SRAM, 1MX18, 3.5ns, CMOS, PQFP100, TQFP-100
IS61VPD102418-200TQ	ISSI	获取价格	Cache SRAM, 1MX18, 3.1ns, CMOS, PQFP100, TQFP-100

与IS61VF51236A-7.5B2I相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

38
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

30
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

58
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

54

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61VF51236A-7.5B2I

IS61VF51236A-7.5B2I 技术参数

IS61VF51236A-7.5B2I 数据手册

与IS61VF51236A-7.5B2I相关器件

与IS61VF51236A-7.5B2I相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IS61VF51236A-7.5B2I

IS61VF51236A-7.5B2I 技术参数

IS61VF51236A-7.5B2I 数据手册

与IS61VF51236A-7.5B2I相关器件

与IS61VF51236A-7.5B2I相关文章

您还可以找

您在本页遇到什么问题？