5秒后页面跳转
IMIZ9972BAT PDF预览

IMIZ9972BAT

更新时间: 2024-10-27 22:05:07
品牌 Logo 应用领域
赛普拉斯 - CYPRESS /
页数 文件大小 规格书
9页 90K
描述
3.3V, 125-MHz, Multi-Output Zero Delay Buffer

IMIZ9972BAT 数据手册

 浏览型号IMIZ9972BAT的Datasheet PDF文件第2页浏览型号IMIZ9972BAT的Datasheet PDF文件第3页浏览型号IMIZ9972BAT的Datasheet PDF文件第4页浏览型号IMIZ9972BAT的Datasheet PDF文件第5页浏览型号IMIZ9972BAT的Datasheet PDF文件第6页浏览型号IMIZ9972BAT的Datasheet PDF文件第7页 
Z9972  
3.3V, 125-MHz, Multi-Output Zero Delay Buffer  
Table 1. Frequency Table[1]  
Features  
VCO_SEL FB_SEL2 FB_SEL1 FB_SEL0  
FVCO  
8x  
• Output frequency up to 125 MHz  
• 12 clock outputs: frequency configurable  
• 350 ps max output-to-output skew  
• Configurable output disable  
• Two reference clock inputs for dynamic toggling  
• Oscillator or crystal reference input  
• Spread Spectrum-compatible  
• Glitch-free output clocks transitioning  
• 3.3V power supply  
• Pin-compatible with MPC972  
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
12x  
16x  
20x  
16x  
24x  
32x  
40x  
4x  
• Industrial temperature range: –40°C to +85°C  
• 52-pin TQFP package  
6x  
8x  
10x  
8x  
12x  
16x  
20x  
Note:  
1. x = the reference input frequency, 200 MHz < FVCO < 480 MHz.  
Block Diagram  
Pin Configuration  
XIN  
XOUT  
VCO_SEL  
PLL_EN  
REF_SEL  
Sync  
Frz  
D
D
Q
Q
QA0  
QA1  
QA2  
QA3  
0
1
Phase  
Detector  
VCO  
TCLK0  
0
1
TCLK1  
LPF  
TCLK_SEL  
52 51 50 49 48 47 46 45 44 43 42 41 40  
FB_IN  
VSS  
VSS  
MR#/OE  
SCLK  
1
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
Sync  
Frz  
QB0  
QB0  
QB1  
2
VDDC  
QB1  
3
4
SDATA  
FB_SEL2  
PLL_EN  
REF_SEL  
TCLK_SEL  
TCLK0  
QB2  
QB3  
FB_SEL2  
VSS  
5
QB2  
6
VDDC  
QB3  
7
8
Z9972  
MR#/OE  
Sync  
Frz  
D
D
Q
Q
QC0  
QC1  
Power-On  
Reset  
FB_IN  
VSS  
9
/4, /6, /8, /12  
/4, /6, /8, /10  
/2, /4, /6, /8  
10  
11  
12  
13  
TCLK1  
Sync  
Frz  
2
QC2  
SELA(0,1)  
FB_OUT  
VDDC  
FB_SEL0  
XIN  
XOUT  
QC3  
2
2
SELB(0,1)  
SELC(0,1)  
0
1
Sync  
Frz  
VDD  
FB_OUT  
D
D
Q
Q
/4, /6, /8, /10  
Sync Pulse  
/2  
14 15 16 17 18 19 20 21 22 23 24 25 26  
Sync  
Frz  
2
SYNC  
FB_SEL(0,1)  
Data Generator  
SCLK  
Output Disable  
Circuitry  
12  
SDATA  
INV_CLK  
Cypress Semiconductor Corporation  
3901 North First Street  
San Jose  
CA 95134  
408-943-2600  
Document #: 38-07088 Rev. *D  
Revised December 21, 2002  

IMIZ9972BAT 替代型号

型号 品牌 替代类型 描述 数据表
IMIZ9972BA CYPRESS

类似代替

3.3V, 125-MHz, Multi-Output Zero Delay Buffer

与IMIZ9972BAT相关器件

型号 品牌 获取价格 描述 数据表
IMIZ9973 ETC

获取价格

Clocks and Buffers
IMIZ9973BA CYPRESS

获取价格

3.3V, 125-MHz, Multi-Output Zero Delay Buffer
IMIZ9973BAT CYPRESS

获取价格

3.3V, 125-MHz, Multi-Output Zero Delay Buffer
IMIZ9974 ETC

获取价格

Clocks and Buffers
IMIZ9974CA CYPRESS

获取价格

3.3V, 125-MHz, Multi-Output Zero Delay Buffer
IMIZ9974CAT CYPRESS

获取价格

3.3V, 125-MHz, Multi-Output Zero Delay Buffer
IMIZ9975 ETC

获取价格

Clocks and Buffers
IMK HAMMOND

获取价格

Quincaillerie dasservissement
IMK2-67025L-25 ATMEL

获取价格

Dual-Port SRAM, 8KX16, 25ns, CMOS, PQFP84, 0.050 INCH, MQFP-84
IMK2-67025L-25 TEMIC

获取价格

Dual-Port SRAM, 8KX16, 25ns, CMOS, PQFP84, 0.050 INCH, MQFP-84