Datasheet > ICS9DB803DGLFT

ICS9DB803DGLFT

更新时间： 2024-02-16 04:40:41

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
22页	292K
描述
PLL Based Clock Driver, 9DB Series, 8 True Output(s), 0 Inverted Output(s), PDSO48, 6.10 MM, 0.50 MM PITCH, ROHS COMPLIANT, MO-153, TSSOP-48

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ICS9DB803DGLFT 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP48,.3,20	针数：	48
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.24
系列：	9DB	输入调节：	DIFFERENTIAL
JESD-30 代码：	R-PDSO-G48	JESD-609代码：	e3
长度：	12.5 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
湿度敏感等级：	1	功能数量：	1
反相输出次数：		端子数量：	48
实输出次数：	8	最高工作温度：	70 °C
最低工作温度：		输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP48,.3,20	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
电源：	3.3 V	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.05 ns	座面最大高度：	1.2 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	3.465 V
最小供电电压 (Vsup)：	3.135 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	6.1 mm
Base Number Matches：	1

ICS9DB803DGLFT 数据手册

ICS9DB803D

EIGHT OUTPUT DIFFERENTIAL BUFFER FOR PCIE GEN1 AND GEN2

Electrical Characteristics–Input/Supply/Common Output Parameters

T_A= Tambient for the desired operating range, Supply Voltage V_DD= 3.3 V +/-5%

PARAMETER

SYMBOL

CONDITIONS

MIN

TYP

MAX

UNITS NOTES

Input High Voltage

Input Low Voltage

Input High Current

V_IHSE

V_ILSE

I_IHSE

GND - 0.3

-5

V_DD+ 0.3

Single Ended Inputs, 3.3 V +/-5%

0.8

V_IN= V_DD

I_IL1

V_IN= 0 V; Inputs with no pull-up resistors

-5

Input Low Current

I_IL2

V_IN= 0 V; Inputs with pull-up resistors

Full Active, C_L= Full load; Commerical

Temp Range

Full Active, C_L= Full load; Industrial

Temp Range

all diff pairs driven, C-Temp

all differential pairs tri-stated, C-Temp

all diff pairs driven, I-temp

all differential pairs tri-stated, I-temp

Full Active, C_L= Full load; Commerical

-200

I_DD3.3OPC

175

190

200

225

9DB803 Supply Current

I_DD3.3OPI

I_DD3.3PDC

I_DD3.3PDI

I_DD3.3OPC

I_DD3.3OPI

I_DD3.3PDC

I_DD3.3PDI

9DB803 Powerdown

Current

105

115

125

150

Temp Range

Full Active, C_L= Full load; Industrial

9DB403 Supply Current

Temp Range

all diff pairs driven, C-Temp

all differential pairs tri-stated, C-Temp

all diff pairs driven, I-Temp

all differential pairs tri-stated, I-Temp

PCIe Mode (Bypass#/PLL= 1)

MHz

9DB403 Powerdown

Current

F_iPLL

F_iBYPASS

L_pin

100

Input Frequency

Pin Inductance

Bypass Mode ((Bypass#/PLL= 0)

400

MHz

C_IN

Logic Inputs, except SRC_IN

SRC_IN differential clock inputs

1.5

Capacitance

C_{INSRC_IN}

C_OUT

2.7

1,4

Output pin capacitance

-3dB point in High BW Mode

-3dB point in Low BW Mode

Peak Pass band Gain

1.4

MHz

0.7

1.5

PLL Bandwidth

PLL Jitter Peaking

t_JPEAK

From V_DDPower-Up and after input clock

stabilization or de-assertion of PD# to 1st

clock

Clk Stabilization

T_STAB

1,2

Input SS Modulation

Frequency

Allowable Frequency

(Triangular Modulation)

DIF start after OE# assertion

DIF stop after OE# deassertion

DIF output enable after

f_MODIN

t_LATOE#

t_DRVSTP

t_DRVPD

kHz

cycles

OE# Latency

Tdrive_SRC_STOP#

Tdrive_PD#

1,3

300

SRC_Stop# de-assertion

DIF output enable after

PD# de-assertion

Tfall

Trise

t_F

t_R

Fall time of PD# and SRC_STOP#

Rise time of PD# and SRC_STOP#

Maximum input voltage

@ I_PULLUP

SMBus Voltage

Low-level Output Voltage

V_MAX

V_OL

5.5

0.4

Current sinking at V_OL

SCLK/SDATA

Clock/Data Rise Time

SCLK/SDATA

Clock/Data Fall Time

SMBus Operating

Frequency

I_PULLUP

(Max VIL - 0.15) to

(Min VIH + 0.15)

(Min VIH + 0.15) to

(Max VIL - 0.15)

t_RSMB

t_FSMB

1000

300

f_MAXSMB

Maximum SMBus operating frequency

100

kHz

1,5

¹Guaranteed by design and characterization, not 100% tested in production.

²See timing diagrams for timing requirements.

³Time from deassertion until outputs are >200 mV

⁴SRC_IN input

⁵The differential input clock must be running for the SMBus to be active

IDT® EIGHT OUTPUT DIFFERENTIAL BUFFER FOR PCIE GEN1 AND GEN2

ICS9DB803D

REV N 071013

1...5 6 789 10 11...22

中文翻译

下载PDF

与ICS9DB803DGLFT相关器件

型号	品牌	获取价格	描述	数据表
ICS9DB803DGT	IDT	获取价格	PLL Based Clock Driver, 9DB Series, 8 True Output(s), 0 Inverted Output(s), PDSO48, 6.10 M
ICS9DB803DI	IDT	获取价格	Eight Output Differential Buffer for PCIe Gen 2
ICS9DBL411	IDT	获取价格	Four Output Differential Fanout Buffer for PCI Express Gen 1 & 2
ICS9DBL411YGLFT	IDT	获取价格	Low Skew Clock Driver, 9DBL Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 4.40 M
ICS9DBL411YKLFT	IDT	获取价格	Low Skew Clock Driver, 9DBL Series, 4 True Output(s), 0 Inverted Output(s), PQCC20, ROHS C
ICS9DS400	IDT	获取价格	Four Output Differential Buffer for PCIe Gen 2 with Spread
ICS9E4101	IDT	获取价格	Programmable Timing Control HubTM for Intel Systems
ICS9EMS9633	IDT	获取价格	ULTRA MOBILE PC CLOCK FOR EMBEDDED APPLICATIONS
ICS9EPRS525	IDT	获取价格	56-pin CK505 for Embedded Intel Systems
ICS9ERS3125	IDT	获取价格	Embedded 56-pin Industrial Temperature Range CK505 Compatible Clock

与ICS9DB803DGLFT相关文章

压敏电阻器在直流电路中的过压保护应用探讨
2024-06-07

2
电感耐压值及其与电感大小的关系
2024-06-07

5
CNY17F光耦合器：特性、应用、封装、引脚功能及替换型号解析
2024-06-07

4
DS1307资料解析：特性、引脚说明、替代推荐
2024-06-07

3

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS9DB803DGLFT

ICS9DB803DGLFT 技术参数

ICS9DB803DGLFT 数据手册

与ICS9DB803DGLFT相关器件

与ICS9DB803DGLFT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS9DB803DGLFT

ICS9DB803DGLFT 技术参数

ICS9DB803DGLFT 数据手册

与ICS9DB803DGLFT相关器件

与ICS9DB803DGLFT相关文章

您还可以找

您在本页遇到什么问题？