5秒后页面跳转
捷配首页

Datasheet > ICS9DB206CFLF
ICS9DB206CFLF PDF预览

ICS9DB206CFLF

更新时间： 2024-11-23 19:43:07
品牌 Logo 应用领域
艾迪悌 - IDT 驱动光电二极管逻辑集成电路
页数 文件大小 规格书
14页 690K
描述
PLL Based Clock Driver, 9DB Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 5.30 X 10.20 MM, 1.75 MM HEIGHT, LEAD FREE, MO-150, SSOP-28

阅读下载

中文翻译

获取价格

ICS9DB206CFLF 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：SSOP
包装说明：5.30 X 10.20 MM, 1.75 MM HEIGHT, ROHS COMPLIANT, SSOP-28针数：28
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.76系列：9DB
输入调节：DIFFERENTIALJESD-30 代码：R-PDSO-G28
JESD-609代码：e3长度：10.2 mm
逻辑集成电路类型：PLL BASED CLOCK DRIVER功能数量：1
反相输出次数：端子数量：28
实输出次数：6最高工作温度：70 °C
最低工作温度：输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：SSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, SHRINK PITCH
峰值回流温度（摄氏度）：260认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.11 ns座面最大高度：2 mm
最大供电电压 (Vsup)：3.465 V最小供电电压 (Vsup)：3.135 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
温度等级：COMMERCIAL端子面层：MATTE TIN
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：5.3 mmBase Number Matches：1

ICS9DB206CFLF 数据手册

 浏览型号ICS9DB206CFLF的Datasheet PDF文件第2页浏览型号ICS9DB206CFLF的Datasheet PDF文件第3页浏览型号ICS9DB206CFLF的Datasheet PDF文件第4页浏览型号ICS9DB206CFLF的Datasheet PDF文件第5页浏览型号ICS9DB206CFLF的Datasheet PDF文件第6页浏览型号ICS9DB206CFLF的Datasheet PDF文件第7页 
PCI EXPRESS JITTER ATTENUATOR  
ICS9DB206  
GENERAL DESCRIPTION  
Features  
The ICS9DB206 is a high perfromance 1-to-6  
• Six 0.7V current mode differential HCSL output pairs  
• One differential clock input  
ICS  
Differential-to-HCSL Jitter Attenuator designed for  
use in PCI Express™ systems. In some PCI Express  
systems, such as those found in desktop PCs, the  
PCI Express clocks are generated from a low  
bandwidth, high phase noise PLL frequency  
HiPerClockS™  
• CLK and nCLK supports the following input types:  
LVPECL, LVDS, LVHSTL, SSTL, HCSL  
synthesizer. In these systems, a jitter-attenuating device may be  
necessary in order to reduce high frequency random and  
deterministic jitter components from the PLL synthesizer and from  
the system board.The ICS9DB206 has two PLL bandwidth modes.  
In low bandwidth mode, the PLL loop bandwidth is 500kHz. This  
setting offers the best jitter attenuation and is still high enough to  
pass a triangular input spread spectrum profile. In high bandwidth  
mode, the PLL bandwidth is at 1MHz and allows the PLL to pass  
more spread spectrum modulation.  
• Maximum output frequency: 140MHz  
• Input frequency range: 90MHz - 140MHz  
• VCO range: 450MHz - 700MHz  
• Output skew: 110ps (maximum)  
• Cycle-to-Cycle jitter: 110ps (maximum)  
• RMS phase jitter @ 100MHz, (1.5MHz - 22MHz):  
2.42ps (typical)  
For serdes which have x10 reference multipliers instead of x12.5  
multipliers, 5 of the 6 PCI Express outputs (PCIEX1:5) can be  
set for 125MHz instead of 100MHz by configuring the appropriate  
frequency select pins (FS0:1). Output PCIEX0 will always run at  
the reference clock frequency (usually 100MHz) in desktop PC  
PCI Express Applications.  
• 3.3V operating supply  
• 0°C to 70°C ambient operating temperature  
• Available in both standard and lead-free RoHS compliant  
packages  
• Industrial temperature information available upon request  
BLOCK DIAGRAM  
Current  
Set  
IREF  
-
PIN ASSIGNMENT  
+
1 HiZ  
0 Enabled  
1
2
3
4
PLL_BW  
CLK  
nCLK  
28  
27  
26  
25  
VDDA  
GND  
IREF  
FS1  
nOE0  
÷5  
PCIEXT0  
FS0  
nPCIEXC0  
PCIEXT0  
PCIEXC0  
VDD  
PCIEXT5  
PCIEXC5  
VDD  
24  
23  
22  
21  
20  
5
6
7
8
nCLK  
CLK  
Loop  
Filter  
GND  
GND  
PCIEXT1  
nPCIEXC1  
PCIEXT2  
nPCIEXC2  
Phase  
Detector  
0 ÷4  
1 ÷5  
VCO  
PCIEXT1  
PCIEXC1  
PCIEXT2  
PCIEXC2  
VDD  
PCIEXT4  
PCIEXC4  
PCIEXT3  
9
10  
11  
12  
13  
19  
18  
17  
16  
15  
PCIEXC3  
VDD  
nOE1  
÷5  
nOE0  
14  
Internal Feedback  
FS0  
ICS9DB206  
28-Lead TSSOP, 173-MIL  
4.4mm x 9.7mm x 0.92mm body package  
L Package  
PCIEXT3  
nPCIEXC3  
0 ÷5  
1 ÷4  
PCIEXT4  
nPCIEXC4  
Top View  
PCIEXT5  
nPCIEXC5  
ICS9DB206  
28-Lead, 209-MIL SSOP  
5.3mm x 10.2mm x 1.75mm body package  
F Package  
FS1  
1 HiZ  
0 Enabled  
Top View  
nOE1  
IDT™ / ICS™ PCI EXPRESS JITTER ATTENUATOR  
1
ICS9DB206CL REV B JULY 14, 2006  
1234567...14

中文翻译

下载PDF

与ICS9DB206CFLF相关器件

型号 品牌 获取价格 描述 数据表
ICS9DB206CFLFT IDT

获取价格

 		PLL Based Clock Driver, 9DB Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 5.30 X
ICS9DB206CLLF IDT

获取价格

 		PLL Based Clock Driver, 9DB Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 4.40 X
ICS9DB206CLLFT IDT

获取价格

 		PLL Based Clock Driver, 9DB Series, 6 True Output(s), 0 Inverted Output(s), PDSO28, 4.40 X
ICS9DB206FT IDT

获取价格

 		Clock Driver
ICS9DB206GT IDT

获取价格

 		Clock Driver
ICS9DB206LLFT IDT

获取价格

 		Clock Driver
ICS9DB206YFLFT IDT

获取价格

 		PLL Based Clock Driver, 6 True Output(s), 0 Inverted Output(s), PDSO28, 0.209 INCH, MO-150
ICS9DB206YFT IDT

获取价格

 		PLL Based Clock Driver, 6 True Output(s), 0 Inverted Output(s), PDSO28, 0.209 INCH, MO-150
ICS9DB206YGLFT IDT

获取价格

 		PLL Based Clock Driver, 6 True Output(s), 0 Inverted Output(s), PDSO28, 0.173 INCH, 0.65 M
ICS9DB306 ICSI

获取价格

 		PCI Express, Jitter Attenuator

与ICS9DB206CFLF相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证