Datasheet > HYMP112L72CP8D5-Y5

HYMP112L72CP8D5-Y5

更新时间： 2024-11-11 07:02:51

品牌	Logo	应用领域
海力士 - HYNIX		动态存储器双倍数据速率
页数	文件大小	规格书
26页	616K
描述
240pin Fully Buffered DDR2 SDRAM DIMMs

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HYMP112L72CP8D5-Y5 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	DIMM	包装说明：	DIMM, DIMM240,40
针数：	240	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.32.00.36
风险等级：	5.84	访问模式：	SINGLE BANK PAGE BURST
其他特性：	AUTO/SELF REFRESH	最大时钟频率 (fCLK)：	333 MHz
I/O 类型：	COMMON	JESD-30 代码：	R-XDMA-N240
内存密度：	9663676416 bit	内存集成电路类型：	DDR DRAM MODULE
内存宽度：	72	功能数量：	1
端口数量：	1	端子数量：	240
字数：	134217728 words	字数代码：	128000000
工作模式：	SYNCHRONOUS	最高工作温度：	95 °C
最低工作温度：		组织：	128MX72
输出特性：	3-STATE	封装主体材料：	UNSPECIFIED
封装代码：	DIMM	封装等效代码：	DIMM240,40
封装形状：	RECTANGULAR	封装形式：	MICROELECTRONIC ASSEMBLY
峰值回流温度（摄氏度）：	260	电源：	1.5 V
认证状态：	Not Qualified	刷新周期：	8192
自我刷新：	YES	最大待机电流：	0.7 A
子类别：	Other Memory ICs	最大供电电压 (Vsup)：	1.575 V
最小供电电压 (Vsup)：	1.455 V	标称供电电压 (Vsup)：	1.5 V
表面贴装：	NO	技术：	CMOS
温度等级：	OTHER	端子形式：	NO LEAD
端子节距：	1 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	20	Base Number Matches：	1

HYMP112L72CP8D5-Y5 数据手册

浏览型号HYMP112L72CP8D5-Y5的Datasheet PDF文件第2页

浏览型号HYMP112L72CP8D5-Y5的Datasheet PDF文件第3页

浏览型号HYMP112L72CP8D5-Y5的Datasheet PDF文件第4页

浏览型号HYMP112L72CP8D5-Y5的Datasheet PDF文件第5页

浏览型号HYMP112L72CP8D5-Y5的Datasheet PDF文件第6页

浏览型号HYMP112L72CP8D5-Y5的Datasheet PDF文件第7页

240pin Fully Buffered DDR2 SDRAM DIMMs based on 1Gb C-ver.

This Hynix’s Fully Buffered DIMM is a high-bandwidth & large capacity channel solution that has a narrow

host interface. Hynix’s FB-DIMM features novel architecture including the Advanced Memory Buffer that

isolates the DDR2 SDRAMs from the channel. This single component located in the front side center of

each DIMM, acts as a repeater and buffer for all signals and commands which are exchanged between the

host controller and the DDR2 SDRAMs including data in and output. The AMB communicates with the host

controller and adjacent DIMMs on a system board using an industry standard Differential Point to Point

Link Interface at 1.5V power.

The AMB also allows buffering of memory traffic to support large memory capacities. All memory control

for the DDR2 SDRAM devices resides in the host, including memory request initiation, timing, refresh,

scrubbing, sparing, configuration access and power management. The AMB interface is responsible for

handling channel and memory requests to and from the local FBDIMM and for forwarding request to other

FBDIMMs on the memory channel.

FEATURES

•

240 pin Fully Buffered ECC Dual-In-Line DDR2 SDRAM Module

JEDEC standard Double Data Rate2 Synchronous DRAMs (DDR2 SDRAMs) with 1.55V +/- 50mV Power Supply

All inputs and outputs are compatible with SSTL_1.8 interface

Built with 1Gb DDR2 SDRAMs in 60ball FBGA

Host interface and AMB component industry standard compliant

MBIST, IBIST test functions

8 Bank architecture

OCD (Off-Chip Driver Impedance Adjustment)

ODT (On-Die Termination)

Fully differential clock operations (CK & CK)

Programmable Burst Length 4 / 8 with both sequential and interleave mode

Auto refresh and self refresh supported

8192 refresh cycles / 64ms

Serial presence detect with EEPROM

133.35 x 30.35 mm form factor

RoHS compliant

Full DIMM Heat Spreader

This document is a general product description and is subject to change without notice. Hynix Electronics does not

assume any responsibility for use of circuits described. No patent licenses are implied.

Rev 1.0 /June 2008

12 3 4 5 6 7...26

中文翻译

下载PDF

与HYMP112L72CP8D5-Y5相关器件

型号	品牌	获取价格	描述	数据表
HYMP112P72CP8-C4	HYNIX	获取价格	240pin Registered DDR2 SDRAM DIMMs
HYMP112P72CP8L-C4	HYNIX	获取价格	240pin DDR2 VLP Registered DIMMs
HYMP112P72CP8L-S6	HYNIX	获取价格	240pin DDR2 VLP Registered DIMMs
HYMP112P72CP8L-Y5	HYNIX	获取价格	240pin DDR2 VLP Registered DIMMs
HYMP112P72CP8-S5	HYNIX	获取价格	240pin Registered DDR2 SDRAM DIMMs
HYMP112P72CP8-S6	HYNIX	获取价格	240pin Registered DDR2 SDRAM DIMMs
HYMP112P72CP8-Y5	HYNIX	获取价格	240pin Registered DDR2 SDRAM DIMMs
HYMP112R728-C4	HYNIX	获取价格	DDR DRAM Module, 128MX72, 0.5ns, CMOS, DIMM-240
HYMP112R72AP8-C4	HYNIX	获取价格	DDR DRAM Module, 128MX72, 0.5ns, CMOS, ROHS COMPLIANT, DIMM-240
HYMP112R72P8-C4	HYNIX	获取价格	DDR DRAM Module, 128MX72, 0.5ns, CMOS, ROHS COMPLIANT, DIMM-240

与HYMP112L72CP8D5-Y5相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

HYMP112L72CP8D5-Y5

HYMP112L72CP8D5-Y5 技术参数

HYMP112L72CP8D5-Y5 数据手册

与HYMP112L72CP8D5-Y5相关器件

与HYMP112L72CP8D5-Y5相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HYMP112L72CP8D5-Y5

HYMP112L72CP8D5-Y5 技术参数

HYMP112L72CP8D5-Y5 数据手册

与HYMP112L72CP8D5-Y5相关器件

与HYMP112L72CP8D5-Y5相关文章

您还可以找

您在本页遇到什么问题？