HD74LV10ARPEL

更新时间： 2024-11-04 05:10:55

品牌	Logo	应用领域
瑞萨 - RENESAS		栅极触发器逻辑集成电路光电二极管
页数	文件大小	规格书
8页	68K
描述
Triple 3-input Positive NAND Gates

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HD74LV10ARPEL 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	SOIC
包装说明：	SOP-14	针数：	14
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.33	Is Samacsys：	N
系列：	LV/LV-A/LVX/H	JESD-30 代码：	R-PDSO-G14
长度：	8.65 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	NAND GATE	最大I（ol）：	0.006 A
湿度敏感等级：	1	功能数量：	3
输入次数：	3	端子数量：	14
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP14,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	225	电源：	3.3 V
Prop。Delay @ Nom-Sup：	13.5 ns	传播延迟（tpd）：	20.5 ns
认证状态：	Not Qualified	施密特触发器：	NO
座面最大高度：	1.75 mm	子类别：	Gates
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3.95 mm	Base Number Matches：	1

HD74LV10ARPEL 数据手册

HD74LV10A

Triple 3-input Positive NAND Gates

REJ03D0233–0300Z

(Previous ADE-205-251A (Z))

Rev.3.00

May 24, 2004

Description

The HD74LV10A performs the Boolean functions Y = A•B•C or Y = A+B+C in positive logic.

Low-voltage and high-speed operation is suitable for the battery-powered products (e.g., notebook computers), and the

low-power consumption extends the battery life.

Features

•

V_CC= 2.0 V to 5.5 V operation

All inputs V_IH(Max.) = 5.5 V (@V_CC= 0 V to 5.5 V)

All outputs V_O(Max.) = 5.5 V (@V_CC= 0 V)

Typical V_OLground bounce < 0.8 V (@V_CC= 3.3 V, Ta = 25°C)

Typical V_OHundershoot > 2.3 V (@V_CC= 3.3 V, Ta = 25°C)

Output current ±6 mA (@V_CC= 3.0 V to 3.6 V), ±12 mA (@V_CC= 4.5 V to 5.5 V)

Ordering Information

Part Name

Package Type

Package Code

Package

Abbreviation

Taping Abbreviation

(Quantity)

HD74LV10AFPEL

HD74LV10ARPEL

HD74LV10ATELL

SOP–14 pin(JEITA)

SOP–14 pin(JEDEC)

TSSOP–14 pin

FP–14DAV

FP–14DNV

TTP–14DV

EL (2,000 pcs/reel)

EL (2,500 pcs/reel)

ELL (2,000 pcs/reel)

Note: Please consult the sales office for the above package availability.

Function Table

Inputs

Output Y

Note: H: High level

L: Low level

X: Immaterial

Rev.3.00, May 24, 2004, page 1 of 1

12 3 4 5 6 7 8

中文翻译

下载PDF

与HD74LV10ARPEL相关器件

型号	品牌	获取价格	描述	数据表
HD74LV10AT	ETC	获取价格	LOGIC GATE\|3 3-INPUT NAND\|LV-CMOS\|TSSOP\|14PIN\|PLASTIC
HD74LV10ATELL	RENESAS	获取价格	Triple 3-input Positive NAND Gates
HD74LV11A	HITACHI	获取价格	Triple 3-input Positive AND Gates
HD74LV11A	RENESAS	获取价格	Triple 3-input Positive AND Gates
HD74LV11AFP	ETC	获取价格	LOGIC GATE\|3 3-INPUT AND\|LV-CMOS\|SOP\|14PIN\|PLASTIC
HD74LV11AFPEL	RENESAS	获取价格	Triple 3-input Positive AND Gates
HD74LV11AFPEL-E	RENESAS	获取价格	LV/LV-A/LVX/H SERIES, TRIPLE 3-INPUT AND GATE, PDSO14, SOP-14
HD74LV11ARP	ETC	获取价格	LOGIC GATE\|3 3-INPUT AND\|LV-CMOS\|SOP\|14PIN\|PLASTIC
HD74LV11ARPEL	RENESAS	获取价格	Triple 3-input Positive AND Gates
HD74LV11AT	ETC	获取价格	LOGIC GATE\|3 3-INPUT AND\|LV-CMOS\|TSSOP\|14PIN\|PLASTIC

与HD74LV10ARPEL相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

13
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

8
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

35
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

31

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74LV10ARPEL

HD74LV10ARPEL 技术参数

HD74LV10ARPEL 数据手册

与HD74LV10ARPEL相关器件

与HD74LV10ARPEL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74LV10ARPEL

HD74LV10ARPEL 技术参数

HD74LV10ARPEL 数据手册

与HD74LV10ARPEL相关器件

与HD74LV10ARPEL相关文章

您还可以找

您在本页遇到什么问题？