生命周期: | Obsolete | 包装说明: | DIP, |
Reach Compliance Code: | unknown | HTS代码: | 8542.39.00.01 |
风险等级: | 5.84 | 其他特性: | IN-SYSTEM RE-PROGRAMMABLE; POWER-UP RESET; REGISTER PRELOAD |
最大时钟频率: | 28.5 MHz | JESD-30 代码: | R-GDIP-T24 |
专用输入次数: | 8 | I/O 线路数量: | 8 |
端子数量: | 24 | 最高工作温度: | 75 °C |
最低工作温度: | 组织: | 8 DEDICATED INPUTS, 8 I/O | |
输出函数: | MACROCELL | 封装主体材料: | CERAMIC, GLASS-SEALED |
封装代码: | DIP | 封装形状: | RECTANGULAR |
封装形式: | IN-LINE | 可编程逻辑类型: | EE PLD |
传播延迟: | 25 ns | 认证状态: | Not Qualified |
座面最大高度: | 5.715 mm | 最大供电电压: | 5.25 V |
最小供电电压: | 4.75 V | 标称供电电压: | 5 V |
表面贴装: | NO | 技术: | CMOS |
温度等级: | COMMERCIAL EXTENDED | 端子形式: | THROUGH-HOLE |
端子节距: | 2.54 mm | 端子位置: | DUAL |
宽度: | 7.62 mm | Base Number Matches: | 1 |
型号 | 品牌 | 获取价格 | 描述 | 数据表 |
GAL16Z8-25LNC | TI |
获取价格 |
EE PLD, 25ns, PDIP24, 0.300 INCH, PLASTIC, DIP-24 | |
GAL18V10 | LATTICE |
获取价格 |
High Performance E2CMOS PLD Generic Array Logic | |
GAL18V10-15D | ETC |
获取价格 |
ASIC | |
GAL18V10-15DI | ETC |
获取价格 |
ASIC | |
GAL18V10-15DM | ETC |
获取价格 |
ASIC | |
GAL18V10-15J | ETC |
获取价格 |
ASIC | |
GAL18V10-15JI | ETC |
获取价格 |
ASIC | |
GAL18V10-15LJ | LATTICE |
获取价格 |
High Performance E2CMOS PLD Generic Array Logic | |
GAL18V10-15LJB | LATTICE |
获取价格 |
EE PLD, 15ns, PAL-Type, CMOS, PQCC20, PLASTIC, LCC-20 | |
GAL18V10-15LJIB | LATTICE |
获取价格 |
EE PLD, 15ns, CMOS, PQCC20, PLASTIC, LCC-20 |