Datasheet > EPM7064SLI68-15

EPM7064SLI68-15

更新时间： 2024-01-11 21:08:43

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 输入元件可编程逻辑
页数	文件大小	规格书
69页	1702K
描述
EE PLD, 15ns, 64-Cell, CMOS, PQCC68, PLASTIC, LCC-68

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

EPM7064SLI68-15 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	LCC	包装说明：	QCCJ, LDCC68,1.0SQ
针数：	68	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.6
Is Samacsys：	N	其他特性：	CONFIGURABLE I/O OPERATION WITH 3.3V OR 5V
最大时钟频率：	76.9 MHz	系统内可编程：	YES
JESD-30 代码：	S-PQCC-J68	JESD-609代码：	e0
JTAG BST：	NO	长度：	24.23 mm
专用输入次数：		I/O 线路数量：	48
宏单元数：	64	端子数量：	68
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	0 DEDICATED INPUTS, 48 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCJ
封装等效代码：	LDCC68,1.0SQ	封装形状：	SQUARE
封装形式：	CHIP CARRIER	峰值回流温度（摄氏度）：	220
电源：	3.3/5,5 V	可编程逻辑类型：	EE PLD
传播延迟：	15 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	子类别：	Programmable Logic Devices
最大供电电压：	5.5 V	最小供电电压：	4.5 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	J BEND
端子节距：	1.27 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	24.23 mm
Base Number Matches：	1

12 3 4 5 6 7...69

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
EPM7064SLI68-7	ALTERA	获取价格	EE PLD, 7.5ns, CMOS, PQCC68, PLASTIC, LCC-68
EPM7064SQC100-10	INTEL	获取价格	EE PLD, 10ns, 64-Cell, CMOS, PQFP100, PLASTIC, QFP-100
EPM7064SQC100-15	INTEL	获取价格	EE PLD, 15ns, 64-Cell, CMOS, PQFP100, PLASTIC, QFP-100
EPM7064SQC160-15	ALTERA	获取价格	High-performance, EEPROM-based programmable logic devices PLDs) based on second-generation
EPM7064SQI100-15	INTEL	获取价格	EE PLD, 15ns, 64-Cell, CMOS, PQFP100, PLASTIC, QFP-100
EPM7064STC100-10	ALTERA	获取价格	EE PLD, 10ns, 64-Cell, CMOS, PQFP100, TQFP-100
EPM7064STC100-10C	ALTERA	获取价格	EE PLD, 10ns, CMOS, PQFP100, PLASTIC, TQFP-100
EPM7064STC100-10F	ALTERA	获取价格	EE PLD, 10ns, 64-Cell, CMOS, PQFP100, TQFP-100
EPM7064STC100-10FN	ALTERA	获取价格	EE PLD, 10ns, CMOS, PQFP100, TQFP-100
EPM7064STC100-10N	ALTERA	获取价格	EE PLD, 10ns, 64-Cell, CMOS, PQFP100, TQFP-100