Datasheet > EPM3064ATC44-4NAG

EPM3064ATC44-4NAG

更新时间： 2024-01-11 22:12:49

品牌	Logo	应用领域
英特尔 - INTEL		时钟输入元件可编程逻辑
页数	文件大小	规格书
46页	709K
描述
EE PLD, 4.5ns, CMOS, PQFP44, TQFP-44

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EPM3064ATC44-4NAG 技术参数

生命周期：	Obsolete	包装说明：	QFP,
Reach Compliance Code：	unknown	风险等级：	5.67
最大时钟频率：	222.2 MHz	JESD-30 代码：	S-PQFP-G44
专用输入次数：		I/O 线路数量：	30
端子数量：	44	最高工作温度：	70 °C
最低工作温度：		组织：	0 DEDICATED INPUTS, 30 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	QFP	封装形状：	SQUARE
封装形式：	FLATPACK	可编程逻辑类型：	EE PLD
传播延迟：	4.5 ns	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	GULL WING
端子位置：	QUAD	Base Number Matches：	1

EPM3064ATC44-4NAG 数据手册

浏览型号EPM3064ATC44-4NAG的Datasheet PDF文件第2页

浏览型号EPM3064ATC44-4NAG的Datasheet PDF文件第3页

浏览型号EPM3064ATC44-4NAG的Datasheet PDF文件第4页

浏览型号EPM3064ATC44-4NAG的Datasheet PDF文件第5页

浏览型号EPM3064ATC44-4NAG的Datasheet PDF文件第6页

浏览型号EPM3064ATC44-4NAG的Datasheet PDF文件第7页

MAX 3000A

Programmable Logic

Device Family

June 2006, ver. 3.5

Data Sheet

■

High–performance, low–cost CMOS EEPROM–based programmable

logic devices (PLDs) built on a MAX^®architecture (see Table 1)

3.3-V in-system programmability (ISP) through the built–in

IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface with

advanced pin-locking capability

Features...

–

ISP circuitry compliant with IEEE Std. 1532

■

Built–in boundary-scan test (BST) circuitry compliant with

IEEE Std. 1149.1-1990

Enhanced ISP features:

–

Enhanced ISP algorithm for faster programming

ISP_Done bit to ensure complete programming

Pull-up resistor on I/O pins during in–system programming

■

High–density PLDs ranging from 600 to 10,000 usable gates

4.5–ns pin–to–pin logic delays with counter frequencies of up to

227.3 MHz

■

MultiVolt^TMI/O interface enabling the device core to run at 3.3 V,

while I/O pins are compatible with 5.0–V, 3.3–V, and 2.5–V logic

levels

Pin counts ranging from 44 to 256 in a variety of thin quad flat pack

(TQFP), plastic quad flat pack (PQFP), plastic J–lead chip carrier

(PLCC), and FineLine BGA^TMpackages

■

Hot–socketing support

Programmable interconnect array (PIA) continuous routing structure

for fast, predictable performance

■

Industrial temperature range

Table 1. MAX 3000A Device Features

Feature

EPM3032A

EPM3064A

EPM3128A

EPM3256A

EPM3512A

Usable gates

Macrocells

600

1,250

2,500

128

5,000

256

10,000

512

Logic array blocks

Maximum user I/O

pins

161

208

_PD(ns)

4.5

2.9

4.5

2.8

5.0

3.3

7.5

5.2

7.5

5.6

_SU(ns)

_CO1(ns)

_CNT(MHz)

3.0

3.1

3.4

4.8

4.7

227.3

222.2

192.3

126.6

116.3

Altera Corporation

DS-MAX3000A-3.5

12 3 4 5 6 7...46

中文翻译

下载PDF

与EPM3064ATC44-4NAG相关器件

型号	品牌	获取价格	描述	数据表
EPM3064ATC44-7	INTEL	获取价格	EE PLD, 7.5ns, 64-Cell, CMOS, PQFP44, TQFP-44
EPM3064ATC44-7N	ALTERA	获取价格	EE PLD, 7.5ns, 64-Cell, CMOS, PQFP44, TQFP-44
EPM3064ATC44-7N	INTEL	获取价格	EE PLD, 7.5ns, 64-Cell, CMOS, PQFP44, TQFP-44
EPM3064ATI100-10N	ALTERA	获取价格	Programmable Logic Device Family
EPM3064ATI44-10N	ALTERA	获取价格	Builtâin boundary-scan test circuitry compl
EPM3064ATI44-10N	INTEL	获取价格	EE PLD, 10ns, 64-Cell, CMOS, PQFP44, TQFP-44
EPM3128A	ALTERA	获取价格	Programmable Logic Device Family
EPM3128AFI256-10N	INTEL	获取价格	EE PLD, 10ns, 128-Cell, CMOS, PBGA256, FINE LINE, BGA-256
EPM3128AFI256-10N	ALTERA	获取价格	EE PLD, 10ns, 128-Cell, CMOS, PBGA256, FINE LINE, BGA-256
EPM3128ATC100-10	INTEL	获取价格	EE PLD, 10ns, 128-Cell, CMOS, PQFP100, TQFP-100

与EPM3064ATC44-4NAG相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

5
PMOS管背靠背连接：串联还是并联？
2024-06-28

6
高压电解电容的分类与选型策略
2024-06-28

7
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

12

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM3064ATC44-4NAG

EPM3064ATC44-4NAG 技术参数

EPM3064ATC44-4NAG 数据手册

与EPM3064ATC44-4NAG相关器件

与EPM3064ATC44-4NAG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM3064ATC44-4NAG

EPM3064ATC44-4NAG 技术参数

EPM3064ATC44-4NAG 数据手册

与EPM3064ATC44-4NAG相关器件

与EPM3064ATC44-4NAG相关文章

您还可以找

您在本页遇到什么问题？