DM74LS175M

更新时间： 2024-11-05 23:00:43

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		触发器
页数	文件大小	规格书
7页	76K
描述
Hex/Quad D-Type Flip-Flops with Clear

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

DM74LS175M 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	SOP, SOP16,.25
针数：	16	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.3
系列：	LS	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e0	长度：	9.9 mm
逻辑集成电路类型：	D FLIP-FLOP	最大频率@ Nom-Sup：	25000000 Hz
最大I（ol）：	0.008 A	位数：	4
功能数量：	1	端子数量：	16
最高工作温度：	70 °C	最低工作温度：
输出极性：	COMPLEMENTARY	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
最大电源电流（ICC）：	18 mA	传播延迟（tpd）：	36 ns
认证状态：	Not Qualified	座面最大高度：	1.75 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	TTL
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	POSITIVE EDGE	宽度：	3.9 mm
最小 fmax：	30 MHz	Base Number Matches：	1

DM74LS175M 数据手册

August 1992

Revised April 2000

DM74LS174 • DM74LS175

Hex/Quad D-Type Flip-Flops with Clear

General Description

Features

These positive-edge-triggered flip-flops utilize TTL circuitry

to implement D-type flip-flop logic. All have a direct clear

input, and the quad (175) versions feature complementary

outputs from each flip-flop.

■ DM74LS174 contains six flip-flops with single-rail

outputs

■ DM74LS175 contains four flip-flops with double-rail

outputs

Information at the D inputs meeting the setup time require-

ments is transferred to the Q outputs on the positive-going

edge of the clock pulse. Clock triggering occurs at a partic-

ular voltage level and is not directly related to the transition

time of the positive-going pulse. When the clock input is at

either the HIGH or LOW level, the D input signal has no

effect at the output.

■ Buffered clock and direct clear inputs

■ Individual data input to each flip-flop

■ Applications include:

Buffer/storage registers

Shift registers

Pattern generators

■ Typical clock frequency 40 MHz

■ Typical power dissipation per flip-flop 14 mW

Ordering Code:

Order Number Package Number

Package Description

DM74LS174M

DM74LS174SJ

DM74LS174N

DM74LS175M

DM74LS175SJ

DM74LS175N

M16A

M16D

N16E

M16A

M16D

N16E

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150 Narrow

16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Connection Diagrams

DM74LS174

DM74LS175

DS006404

www.fairchildsemi.com

12 3 4 5 6 7

中文翻译

下载PDF

DM74LS175M 替代型号

型号	品牌	替代类型	描述	数据表
SN74LS175D	TI	功能相似	HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

与DM74LS175M相关器件

型号	品牌	获取价格	描述	数据表
DM74LS175MX	FAIRCHILD	获取价格	Quad D-Type Flip-Flop
DM74LS175N	FAIRCHILD	获取价格	Hex/Quad D-Type Flip-Flops with Clear
DM74LS175N	NSC	获取价格	Hex/Quad D Flip-Flops with Clear
DM74LS175N/A+	ETC	获取价格	Quad D-Type Flip-Flop
DM74LS175N/B+	ETC	获取价格	Quad D-Type Flip-Flop
DM74LS175SJ	FAIRCHILD	获取价格	Hex/Quad D-Type Flip-Flops with Clear
DM74LS175SJX	FAIRCHILD	获取价格	Quad D-Type Flip-Flop
DM74LS175W	NSC	获取价格	IC,FLIP-FLOP,QUAD,D TYPE,LS-TTL,FP,16PIN,CERAMIC
DM74LS181	NSC	获取价格	4-BIT ARITHMETIC LOGIC UNIT
DM74LS181	FAIRCHILD	获取价格	4-Bit Arithmetic Logic Unit

与DM74LS175M相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

14
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

12
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

36
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

33

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS175M

DM74LS175M 技术参数

DM74LS175M 数据手册

DM74LS175M 替代型号

与DM74LS175M相关器件

与DM74LS175M相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS175M

DM74LS175M 技术参数

DM74LS175M 数据手册

DM74LS175M 替代型号

与DM74LS175M相关器件

与DM74LS175M相关文章

您还可以找

您在本页遇到什么问题？