5秒后页面跳转
捷配首页

Datasheet > CYM1821PZ-35C
CYM1821PZ-35C PDF预览

CYM1821PZ-35C

更新时间： 2024-09-09 20:47:55
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 静态存储器内存集成电路
页数 文件大小 规格书
7页 137K
描述
SRAM Module, 16KX32, 35ns, CMOS

阅读下载

中文翻译

获取价格

CYM1821PZ-35C 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
Reach Compliance Code：not_compliantECCN代码：EAR99
HTS代码：8542.32.00.41风险等级：5.88
Is Samacsys：N最长访问时间：35 ns
I/O 类型：COMMONJESD-30 代码：R-XZMA-T64
JESD-609代码：e0内存密度：524288 bit
内存集成电路类型：SRAM MODULE内存宽度：32
功能数量：1端口数量：1
端子数量：64字数：16384 words
字数代码：16000工作模式：ASYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：16KX32输出特性：3-STATE
可输出：YES封装主体材料：UNSPECIFIED
封装代码：ZIP封装等效代码：ZIP64/68,.1,.1
封装形状：RECTANGULAR封装形式：MICROELECTRONIC ASSEMBLY
并行/串行：PARALLEL峰值回流温度（摄氏度）：NOT SPECIFIED
电源：5 V认证状态：Not Qualified
最大待机电流：0.16 A最小待机电流：4.5 V
子类别：SRAMs最大压摆率：0.72 mA
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：THROUGH-HOLE
端子节距：1.27 mm端子位置：ZIG-ZAG
处于峰值回流温度下的最长时间：NOT SPECIFIEDBase Number Matches：1

CYM1821PZ-35C 数据手册

 浏览型号CYM1821PZ-35C的Datasheet PDF文件第2页浏览型号CYM1821PZ-35C的Datasheet PDF文件第3页浏览型号CYM1821PZ-35C的Datasheet PDF文件第4页浏览型号CYM1821PZ-35C的Datasheet PDF文件第5页浏览型号CYM1821PZ-35C的Datasheet PDF文件第6页浏览型号CYM1821PZ-35C的Datasheet PDF文件第7页 
1CYM1821  
fax id: 2010  
CYM1821  
16K x 32 Static RAM Module  
constructed from eight 16K x 4 SRAM SOJ packages mount-  
ed on an epoxy laminate board with pins. Four chip selects  
Features  
• High-density 512-Kbit SRAM module  
(CS , CS , CS , and CS ) are used to independently enable  
1 2 3 4  
the four bytes. Reading or writing can be executed on individ-  
ual bytes or any combination of multiple bytes through proper  
use of selects.  
• 32-bit standard footprint supports densities from 16K  
x 32 through 1M x 32  
• High-speed CMOS SRAMs  
— Access time of 12 ns  
• Low active power  
Writing to each byte is accomplished when the appropriate  
chip selects (CS ) and write enable (WE) inputs are both  
N
LOW. Data on the input/output pins (I/O ) is written into the  
X
— 4W (max.)  
memory location specified on the address pins (A through  
0
A
).  
• SMD technology  
13  
• TTL-compatible inputs and outputs  
• Low profile  
Reading the device is accomplished by taking the chip selects  
(CS ) LOW, while write enable (WE) remains HIGH. Under  
N
these conditions the contents of the memory location specified  
on the address pins will appear on the data input/output pins  
— Max. height of .50 in.  
• Small PCB footprint  
— 1.0 sq. in.  
(I/O ).The data input/output pins stay in the high-impedance  
X
state when write enable (WE) is LOW, or the appropriate chip  
selects are HIGH.  
• JEDEC-compatible pinout  
Two pins (PD and PD ) are used to identify module memory  
density in applications where alternate versions of the JEDEC  
standard modules can be interchanged.  
0
1
Functional Description  
The CYM1821 is a high-performance 512-Kbit static RAM  
module organized as 16K words by 32 bits. This module is  
Logic Block Diagram  
Pin Configuration  
ZIP  
Top View  
PD - GND  
0
GND  
PD1  
I/O8  
1
3
PD  
0
0
I/O  
1
PD - OPEN  
2
1
I/O  
A - A  
4
5
0
13  
14  
6
7
I/O9  
OE  
I/O  
8
9
2
I/O10  
I/O11  
I/O  
3
WE  
10  
11  
12  
13  
15  
16  
17  
19  
20  
21  
V
A
CC  
7
A
0
1
14  
A
16K x 4  
SRAM  
16K x 4  
I/O – I/O  
0
I/O – I/O  
A
8
3
4
7
A
2
SRAM  
4
4
4
4
4
4
4
4
18  
A
9
I/O  
I/O  
I/O  
I/O  
12  
13  
14  
15  
I/O  
I/O  
I/O  
I/O  
4
5
6
7
CS  
1
22  
23  
24  
25  
27  
28  
29  
26  
GND  
NC  
CS  
2
16K x 4  
SRAM  
16K x 4  
SRAM  
I/O – I/O  
8
I/O – I/O  
WE  
NC  
CS  
1
11  
12  
15  
23  
31  
30  
31  
32  
33  
CS  
CS  
CS  
2
3
4
CS  
4
CS  
3
34  
35  
NC  
OE  
I/O  
NC  
36  
16K x 4  
SRAM  
16K x 4  
SRAM  
37  
I/O – I/O  
16  
I/O – I/O  
20  
19  
GND  
38  
39  
24  
I/O  
I/O  
I/O  
I/O  
A
A
A
16  
17  
18  
19  
10  
11  
12  
13  
20  
21  
22  
23  
40  
41  
I/O  
I/O  
I/O  
25  
26  
27  
42  
43  
44  
45  
46  
A
47  
3
48  
49  
16K x 4  
SRAM  
16K x 4  
SRAM  
I/O – I/O  
28  
I/O – I/O  
24  
A
4
A
5
27  
50  
51  
52  
53  
V
CC  
A
54  
55  
A
6
I/O  
I/O  
I/O  
I/O  
56  
57  
I/O  
I/O  
I/O  
I/O  
28  
29  
30  
31  
1821–1  
58  
59  
60  
61  
62  
63  
GND  
64  
1821–2  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
November 1988 – Revised January 1995  
1234567

中文翻译

下载PDF

与CYM1821PZ-35C相关器件

型号 品牌 获取价格 描述 数据表
CYM1822HV-12C ETC

获取价格

 		x32 SRAM Module
CYM1822HV-15C ETC

获取价格

 		x32 SRAM Module
CYM1822HV-15MB ETC

获取价格

 		x32 SRAM Module
CYM1822HV-20C ETC

获取价格

 		x32 SRAM Module
CYM1822HV-20MB ETC

获取价格

 		x32 SRAM Module
CYM1822HV-25C ETC

获取价格

 		x32 SRAM Module
CYM1822HV-25MB ETC

获取价格

 		x32 SRAM Module
CYM1822HV-30C ETC

获取价格

 		x32 SRAM Module
CYM1822HV-30MB ETC

获取价格

 		x32 SRAM Module
CYM1822HV-35C ETC

获取价格

 		x32 SRAM Module

与CYM1821PZ-35C相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证