5秒后页面跳转
捷配首页

Datasheet > CY7C4042KV13-106FCXC
CY7C4042KV13-106FCXC PDF预览

CY7C4042KV13-106FCXC

更新时间： 2024-02-15 20:09:36
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 静态存储器内存集成电路
页数 文件大小 规格书
46页 1165K
描述
72-Mbit QDR™-IV XP SRAM

阅读下载

获取价格

CY7C4042KV13-106FCXC 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：HBGA,Reach Compliance Code：compliant
ECCN代码：3A991.B.2.AHTS代码：8542.32.00.41
风险等级：5.78JESD-30 代码：S-PBGA-B361
长度：21 mm内存密度：75497472 bit
内存集成电路类型：QDR SRAM内存宽度：36
功能数量：1端子数量：361
字数：2097152 words字数代码：2000000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：2MX36
封装主体材料：PLASTIC/EPOXY封装代码：HBGA
封装形状：SQUARE封装形式：GRID ARRAY, HEAT SINK/SLUG
并行/串行：PARALLEL峰值回流温度（摄氏度）：NOT SPECIFIED
座面最大高度：2.765 mm最大供电电压 (Vsup)：1.34 V
最小供电电压 (Vsup)：1.26 V标称供电电压 (Vsup)：1.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子形式：BALL
端子节距：1 mm端子位置：BOTTOM
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：21 mm
Base Number Matches：1

CY7C4042KV13-106FCXC 数据手册

 浏览型号CY7C4042KV13-106FCXC的Datasheet PDF文件第5页浏览型号CY7C4042KV13-106FCXC的Datasheet PDF文件第6页浏览型号CY7C4042KV13-106FCXC的Datasheet PDF文件第7页浏览型号CY7C4042KV13-106FCXC的Datasheet PDF文件第9页浏览型号CY7C4042KV13-106FCXC的Datasheet PDF文件第10页浏览型号CY7C4042KV13-106FCXC的Datasheet PDF文件第11页 
CY7C4022KV13/CY7C4042KV13  
Pin Definitions (continued)  
Pin Name  
I/Os  
Pin Description  
RWA#,  
RWB#  
Input  
Synchronous Read/Write Input. RWA# input is sampled on the rising edge of the CK clock, while  
RWB# is sampled on the falling edge of the CK clock. The RWA# input is used in conjunction with the  
LDA# input to select a Read or Write Operation. Similarly, the RWB# input is used in conjunction with  
the LDB# input to select a read or write operation.  
QVLDA  
QVLDB  
Output  
Input  
Output Data Valid Indicator. The QVLD pin indicates valid output data. QVLD is edge aligned with  
QKx and QKx#.  
[1:0],  
[1:0]  
ZQ/ZT  
Output Impedance Matching Input. This input is used to tune the device outputs to the system data  
bus impedance.  
CFG#  
RST#  
Input  
Input  
Configuration bit. This pin is used to configure different mode registers.  
Active Low Asynchronous RST. This pin is active when RST# is LOW and inactive when RST# is  
HIGH. The RST# pin has an internal pull down resistor.  
LBK0#,  
LBK1#  
Input  
Input  
Input  
Input  
Output  
Input  
Loopback mode for control and address/command/clock deskewing.  
TMS  
Test Mode Select Input pin for JTAG. This pin may be left unconnected if the JTAG function is not  
used in the circuit.  
TDI  
Test Data Input pin for JTAG. This pin may be left unconnected if the JTAG function is not used in  
the circuit.  
TCK  
Test Clock Input pin for JTAG. This pin must be tied to VSS if the JTAG function is not used in the  
circuit.  
TDO  
TRST#  
Test Data Output pin for JTAG. This pin may be left unconnected if the JTAG function is not used in  
the circuit.  
Test Reset Input pin for JTAG. This pin must be tied to VDD if the JTAG function is not used in the  
system. TRST# input is applicable only in JTAG mode.  
DNU  
N/A  
Do Not Use. Do Not Use pins.  
VREF  
Reference  
Reference Voltage Input. Static input used to set the reference level for inputs, outputs, and AC  
measurement points.  
VDD  
Power  
Power  
Ground  
Power Supply Inputs to the Core of the Device.  
Power Supply Inputs for the Outputs of the Device.  
Ground for the Device.  
VDDQ  
VSS  
Document Number: 001-79552 Rev. *O  
Page 8 of 46  
1...567891011...46

下载PDF

与CY7C4042KV13-106FCXC相关器件

型号 品牌 描述 获取价格 数据表
CY7C4042KV13-933FCXC CYPRESS 72-Mbit QDR™-IV XP SRAM

获取价格
CY7C4042KV13-933FCXC INFINEON Synchronous SRAM

获取价格
CY7C408A-15DC CYPRESS FIFO, 64X8, 40ns, Asynchronous, CMOS, CDIP28, 0.300 INCH, CERDIP-28

获取价格
CY7C408A-15DMB CYPRESS 64 x 8 Cascadable FIFO 64 x 9 Cascadable FIFO

获取价格
CY7C408A-15KMB CYPRESS FIFO, 64X8, 40ns, Asynchronous, CMOS, CDFP28, GLASS SEALED, CERPACK-28

获取价格
CY7C408A-15LC ETC x8 Asynchronous FIFO

获取价格

与CY7C4042KV13-106FCXC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证