5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY7C1512-35SC
CY7C1512-35SC PDF预览

CY7C1512-35SC

更新时间： 2024-11-26 22:34:35
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器光电二极管
页数 文件大小 规格书
8页 196K
描述
64K x 8 Static RAM

阅读下载

中文翻译

获取价格

CY7C1512-35SC 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：SOIC包装说明：0.450 INCH, PLASTIC, SOIC-32
针数：32Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.32.00.41
风险等级：5.8Is Samacsys：N
最长访问时间：35 nsI/O 类型：COMMON
JESD-30 代码：R-PDSO-G32JESD-609代码：e0
内存密度：524288 bit内存集成电路类型：STANDARD SRAM
内存宽度：8湿度敏感等级：3
功能数量：1端口数量：1
端子数量：32字数：65536 words
字数代码：64000工作模式：ASYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：64KX8输出特性：3-STATE
可输出：YES封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP32,.56
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
并行/串行：PARALLEL峰值回流温度（摄氏度）：225
电源：5 V认证状态：Not Qualified
最大待机电流：0.005 A最小待机电流：4.5 V
子类别：SRAMs最大压摆率：0.11 mA
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30Base Number Matches：1

CY7C1512-35SC 数据手册

 浏览型号CY7C1512-35SC的Datasheet PDF文件第2页浏览型号CY7C1512-35SC的Datasheet PDF文件第3页浏览型号CY7C1512-35SC的Datasheet PDF文件第4页浏览型号CY7C1512-35SC的Datasheet PDF文件第5页浏览型号CY7C1512-35SC的Datasheet PDF文件第6页浏览型号CY7C1512-35SC的Datasheet PDF文件第7页 
1CY7C1512  
PRELIMINARY  
CY7C1512  
64K x 8 Static RAM  
and three-state drivers. This device has an automatic pow-  
er-down feature that reduces power consumption by more  
than 75% when deselected.  
Features  
• High speed  
— t = 15 ns  
Writing to the device is accomplished by taking chip enable  
AA  
one (CE ) and write enable (WE) inputs LOW and chip enable  
• CMOS for optimum speed/power  
• Low active power  
1
two (CE ) input HIGH. Data on the eight I/O pins (I/O through  
2
0
I/O ) is then written into the location specified on the address  
7
— 770 mW  
pins (A through A ).  
0
15  
• Low standby power  
Reading from the device is accomplished by taking chip en-  
— 28 mW  
able one (CE ) and output enable (OE) LOW while forcing  
1
write enable (WE) and chip enable two (CE ) HIGH. Under  
these conditions, the contents of the memory location speci-  
fied by the address pins will appear on the I/O pins.  
• Automatic power-down when deselected  
• TTL-compatible inputs and outputs  
2
• Easy memory expansion with CE , CE , and OE options  
1
2
The eight input/output pins (I/O through I/O ) are placed in a  
0
7
high-impedance state when the device is deselected (CE  
Functional Description  
1
HIGH or CE LOW), the outputs are disabled (OE HIGH), or  
2
The CY7C1512 is a high-performance CMOS static RAM or-  
ganized as 65,536 words by 8 bits. Easy memory expansion  
is provided by an active LOW chip enable (CE ), an active  
during a write operation (CE LOW, CE HIGH, and WE LOW).  
1
2
The CY7C1512 is available in standard TSOP type I and  
450-mil-wide plastic SOIC packages.  
1
HIGH chip enable (CE ), an active LOW output enable (OE),  
2
Logic Block Diagram  
Pin Configurations  
SOIC  
Top View  
V
NC  
NC  
32  
31  
30  
1
CC  
A
15  
2
3
A
14  
CE  
2
A
4
WE  
12  
29  
28  
5
A
A
A
A
13  
A
8
A
7
27  
26  
6
6
5
7
9
25  
24  
23  
22  
21  
A
A
3
8
9
10  
11  
12  
13  
A
4
11  
OE  
A
A
10  
I/O  
2
0
A
1
CE  
I/O  
I/O  
1
INPUT BUFFER  
A
7
6
0
I/O  
I/O  
I/O  
I/O  
I/O  
0
1
2
1
20  
19  
A
0
A
1
I/O  
5
14  
15  
16  
I/O  
I/O  
18  
17  
4
3
2
A
GND  
2
1512-2  
OE  
A
3
4
A
A
A
A
1
2
I/O  
I/O  
I/O  
32  
31  
11  
3
4
5
64K x 8  
ARRAY  
A
A
9
8
5
6
10  
3
4
5
6
7
8
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
CE  
A
1
A
I/O  
7
13  
A
7
WE  
CE  
I/O  
I/O  
6
5
2
A
TSOP I  
15  
I/O  
I/O  
4
3
Top View  
V
CC  
NC  
NC  
9
GND  
(not to scale)  
I/O  
I/O  
6
7
10  
11  
12  
13  
14  
15  
16  
2
POWER  
DOWN  
COLUMN  
DECODER  
I/O  
1
A
14  
CE  
1
A
I/O  
12  
0
CE  
2
I/O  
A
A
6
A
A
A
0
7
WE  
A
1
A
2
5
4
A
OE  
3
1512-1  
Selection Guide  
7C1512-15  
7C1512-20  
7C1512-25  
7C1512-35  
7C1512-70  
Maximum Access Time (ns)  
15  
20  
25  
35  
70  
Maximum Operating  
Current (mA)  
Commercial  
Commercial  
140  
130  
120  
110  
110  
Maximum CMOS  
5
5
5
5
5
Standby Current (mA)  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
June 1996 – Revised October 1996  
•
408-943-2600  
12345678

中文翻译

下载PDF

与CY7C1512-35SC相关器件

型号 品牌 获取价格 描述 数据表
CY7C1512-35VC ETC

获取价格

 		x8 SRAM
CY7C1512-70SC CYPRESS

获取价格

 		64K x 8 Static RAM
CY7C1512-70VC ETC

获取价格

 		x8 SRAM
CY7C1512-70ZC CYPRESS

获取价格

 		64K x 8 Static RAM
CY7C1512-70ZI CYPRESS

获取价格

 		64K x 8 Static RAM
CY7C1512AV18 CYPRESS

获取价格

 		72-Mbit QDR-II⑩ SRAM 2-Word Burst Architectur
CY7C1512AV18-167BZC CYPRESS

获取价格

 		72-Mbit QDR-II⑩ SRAM 2-Word Burst Architectur
CY7C1512AV18-167BZI CYPRESS

获取价格

 		72-Mbit QDR-II⑩ SRAM 2-Word Burst Architectur
CY7C1512AV18-167BZXC CYPRESS

获取价格

 		72-Mbit QDR-II⑩ SRAM 2-Word Burst Architectur
CY7C1512AV18-167BZXI CYPRESS

获取价格

 		72-Mbit QDR-II⑩ SRAM 2-Word Burst Architectur

与CY7C1512-35SC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证