5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY7C1327F-250BGC
CY7C1327F-250BGC PDF预览

CY7C1327F-250BGC

更新时间： 2024-11-22 22:11:15
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器时钟
页数 文件大小 规格书
17页 573K
描述
4-Mb (256K x 18) Pipelined Sync SRAM

阅读下载

中文翻译

获取价格

CY7C1327F-250BGC 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：BGA包装说明：14 X 22 MM, 2.40 MM HEIGHT, BGA-119
针数：119Reach Compliance Code：compliant
ECCN代码：3A991.B.2.AHTS代码：8542.32.00.41
风险等级：5.83Is Samacsys：N
最长访问时间：2.6 ns其他特性：PIPELINED ARCHITECTURE
最大时钟频率 (fCLK)：250 MHzI/O 类型：COMMON
JESD-30 代码：R-PBGA-B119JESD-609代码：e0
长度：22 mm内存密度：4718592 bit
内存集成电路类型：CACHE SRAM内存宽度：18
功能数量：1端子数量：119
字数：262144 words字数代码：256000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：256KX18
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：BGA封装等效代码：BGA119,7X17,50
封装形状：RECTANGULAR封装形式：GRID ARRAY
并行/串行：PARALLEL峰值回流温度（摄氏度）：NOT SPECIFIED
电源：2.5/3.3,3.3 V认证状态：Not Qualified
座面最大高度：2.4 mm最大待机电流：0.04 A
最小待机电流：3.14 V子类别：SRAMs
最大压摆率：0.325 mA最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：3.135 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：BALL端子节距：1.27 mm
端子位置：BOTTOM处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：14 mmBase Number Matches：1

CY7C1327F-250BGC 数据手册

 浏览型号CY7C1327F-250BGC的Datasheet PDF文件第2页浏览型号CY7C1327F-250BGC的Datasheet PDF文件第3页浏览型号CY7C1327F-250BGC的Datasheet PDF文件第4页浏览型号CY7C1327F-250BGC的Datasheet PDF文件第5页浏览型号CY7C1327F-250BGC的Datasheet PDF文件第6页浏览型号CY7C1327F-250BGC的Datasheet PDF文件第7页 
CY7C1327F  
4-Mb (256K x 18) Pipelined Sync SRAM  
Features  
Functional Description[1]  
• Registered inputs and outputs for pipelined operation  
• 256K ×18 common I/O architecture  
• 3.3V core power supply  
• 3.3V / 2.5V I/O operation  
• Fast clock-to-output times  
— 2.6 ns (for 250-MHz device)  
— 2.6 ns (for 225-MHz device)  
— 2.8 ns (for 200-MHz device)  
— 3.5 ns (for 166-MHz device)  
The CY7C1327F SRAM integrates 262,144 x 18 SRAM cells  
with advanced synchronous peripheral circuitry and a two-bit  
counter for internal burst operation. All synchronous inputs are  
gated by registers controlled by a positive-edge-triggered  
Clock Input (CLK). The synchronous inputs include all  
addresses, all data inputs, address-pipelining Chip Enable  
(
), depth-expansion Chip Enables (CE and  
), Burst  
CE3  
CE1  
2
Control inputs (  
,
,
and  
ADSC ADSP  
), Write Enables  
ADV  
(
, and  
), and Global Write (  
BWE  
). Asynchronous  
GW  
BW[A:B]  
inputs include the Output Enable ( ) and the ZZ pin.  
OE  
Addresses and chip enables are registered at rising edge of  
clock when either Address Strobe Processor (  
) or  
ADSP  
Address Strobe Controller (  
) are active. Subsequent  
ADSC  
— 4.0 ns (for 133-MHz device)  
— 4.5 ns (for 100-MHz device)  
burst addresses can be internally generated as controlled by  
the Advance pin ( ).  
ADV  
• Provide high-performance 3-1-1-1 access rate  
Address, data inputs, and write controls are registered on-chip  
to initiate a self-timed Write cycle.This part supports Byte Write  
operations (see Pin Descriptions and Truth Table for further  
details). Write cycles can be one to two bytes wide as  
• User-selectable burst counter supporting Intel  
Pentium interleaved or linear burst sequences  
• Separate processor and controller address strobes  
• Synchronous self-timed writes  
• Asynchronous output enable  
controlled by the byte write control inputs.  
when active  
GW  
causes all bytes to be written.  
LOW  
The CY7C1327F operates from a +3.3V core power supply  
while all outputs also operate with a +3.3V or a +2.5V supply.  
• Offered in JEDEC-standard 100-pin TQFP and 119 Ball  
All  
inputs  
and  
outputs  
are  
JEDEC-standard  
BGA packages.  
JESD8-5-compatible.  
• “ZZ” Sleep Mode Option  
Logic Block Diagram  
ADDRESS  
A0, A1, A  
REGISTER  
A[1:0]  
2
MODE  
Q1  
ADV  
CLK  
BURST  
COUNTER AND  
LOGIC  
CLR  
Q0  
ADSC  
ADSP  
DQB,DQP  
B
DQB,DQP  
WRITE REGISTER  
B
WRITE DRIVER  
OUTPUT  
BUFFERS  
BW  
B
A
DQs  
DQP  
DQP  
OUTPUT  
REGISTERS  
SENSE  
AMPS  
MEMORY  
ARRAY  
A
B
DQA,DQP  
A
E
DQA,DQP  
WRITE REGISTER  
A
WRITE DRIVER  
BW  
BWE  
GW  
INPUT  
REGISTERS  
ENABLE  
REGISTER  
CE1  
CE2  
PIPELINED  
ENABLE  
CE3  
OE  
ZZ  
SLEEP  
CONTROL  
1
Note:  
1. For best–practices recommendations, please refer to the Cypress application note System Design Guidelines on www.cypress.com  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Document #: 38-05216 Rev. *B  
Revised December 12, 2003  
1234567...17

中文翻译

下载PDF

与CY7C1327F-250BGC相关器件

型号 品牌 获取价格 描述 数据表
CY7C1327F-250BGI CYPRESS

获取价格

 		4-Mb (256K x 18) Pipelined Sync SRAM
CY7C1327G CYPRESS

获取价格

 		4-Mbit (256K x 18) Pipelined Sync SRAM
CY7C1327G_06 CYPRESS

获取价格

 		4-Mbit (256K x 18) Pipelined Sync SRAM
CY7C1327G_12 CYPRESS

获取价格

 		4-Mbit (256 K × 18) Pipelined Sync SRAM
CY7C1327G_13 CYPRESS

获取价格

 		4-Mbit (256 K x 18) Pipelined Sync SRAM
CY7C1327G-100AXC CYPRESS

获取价格

 		4-Mbit (256K x 18) Pipelined Sync SRAM
CY7C1327G-100AXI CYPRESS

获取价格

 		4-Mbit (256K x 18) Pipelined Sync SRAM
CY7C1327G-100BGC CYPRESS

获取价格

 		4-Mbit (256K x 18) Pipelined Sync SRAM
CY7C1327G-100BGI CYPRESS

获取价格

 		4-Mbit (256K x 18) Pipelined Sync SRAM
CY7C1327G-100BGXC CYPRESS

获取价格

 		4-Mbit (256K x 18) Pipelined Sync SRAM

与CY7C1327F-250BGC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证