5秒后页面跳转
捷配首页

Datasheet > CY7C131-55JXIT
CY7C131-55JXIT PDF预览

CY7C131-55JXIT

更新时间： 2024-11-16 20:07:31
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 静态存储器内存集成电路
页数 文件大小 规格书
19页 367K
描述
Dual-Port SRAM, 1KX8, 55ns, CMOS, PQCC52, PLASTIC, LCC-52

阅读下载

中文翻译

获取价格

CY7C131-55JXIT 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：LCC包装说明：PLASTIC, LCC-52
针数：52Reach Compliance Code：unknown
ECCN代码：EAR99HTS代码：8542.32.00.41
风险等级：5.76最长访问时间：55 ns
其他特性：INTERRUPT FLAGI/O 类型：COMMON
JESD-30 代码：S-PQCC-J52JESD-609代码：e3
长度：19.1262 mm内存密度：8192 bit
内存集成电路类型：DUAL-PORT SRAM内存宽度：8
湿度敏感等级：3功能数量：1
端口数量：2端子数量：52
字数：1024 words字数代码：1000
工作模式：ASYNCHRONOUS最高工作温度：85 °C
最低工作温度：-40 °C组织：1KX8
输出特性：3-STATE可输出：YES
封装主体材料：PLASTIC/EPOXY封装代码：QCCJ
封装等效代码：LDCC52,.8SQ封装形状：SQUARE
封装形式：CHIP CARRIER并行/串行：PARALLEL
峰值回流温度（摄氏度）：260电源：5 V
认证状态：Not Qualified座面最大高度：5.08 mm
最大待机电流：0.015 A最小待机电流：4.5 V
子类别：SRAMs最大压摆率：0.11 mA
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Matte Tin (Sn)端子形式：J BEND
端子节距：1.27 mm端子位置：QUAD
处于峰值回流温度下的最长时间：20宽度：19.1262 mm
Base Number Matches：1

CY7C131-55JXIT 数据手册

 浏览型号CY7C131-55JXIT的Datasheet PDF文件第2页浏览型号CY7C131-55JXIT的Datasheet PDF文件第3页浏览型号CY7C131-55JXIT的Datasheet PDF文件第4页浏览型号CY7C131-55JXIT的Datasheet PDF文件第5页浏览型号CY7C131-55JXIT的Datasheet PDF文件第6页浏览型号CY7C131-55JXIT的Datasheet PDF文件第7页 
CY7C130, CY7C130A  
CY7C131, CY7C131A  
CY7C140, CY7C141  
1K x 8 Dual-Port Static RAM  
Features  
Functional Description  
■
True dual-ported memory cells, which allow simultaneous  
reads of the same memory location  
The CY7C130/130A/CY7C131/131A/CY7C140[1] and CY7C141  
are high speed CMOS 1K by 8 dual-port static RAMs. Two ports  
are provided permitting independent access to any location in  
memory. The CY7C130/130A/ CY7C131/131A can be used as  
either a standalone 8-bit dual-port static RAM or as a master  
dual-port RAM in conjunction with the CY7C140/CY7C141 slave  
dual-port device in systems requiring 16-bit or greater word  
widths. It is the solution to applications requiring shared or  
buffered data, such as cache memory for DSP, bit-slice, or multi-  
processor designs.  
■
■
■
■
■
■
■
1K x 8 organization  
0.65 micron CMOS for optimum speed and power  
High speed access: 15 ns  
Low operating power: ICC = 110 mA (maximum)  
Fully asynchronous operation  
Each port has independent control pins; chip enable (CE), write  
enable (R/W), and output enable (OE). Two flags are provided  
on each port, BUSY and INT. BUSY signals that the port is trying  
to access the same location currently being accessed by the  
other port. INT is an interrupt flag indicating that data is placed  
in a unique location (3FF for the left port and 3FE for the right  
port). An automatic power down feature is controlled indepen-  
dently on each port by the chip enable (CE) pins.  
Automatic power down  
Master CY7C130/130A/CY7C131/131A easily expands data  
bus width to 16 or more bits using slave CY7C140/CY7C141  
■
BUSY output flag on CY7C130/130A/CY7C131/131A; BUSY  
input on CY7C140/CY7C141  
■
■
INT flag for port-to-port communication  
The CY7C130/130A and CY7C140 are available in 48-pin DIP.  
The CY7C131/131A and CY7C141 are available in 52-pin  
PLCC, 52-pin Pb-free PLCC, 52-pin PQFP, and 52-pin Pb-free  
PQFP.  
Available in 48-pin DIP (CY7C130/130A/140), 52-pin PLCC,  
52-pin TQFP  
■
Pb-free packages available  
Logic Block Diagram  
R/W  
L
R/W  
R
CE  
L
CE  
R
OE  
L
OE  
R
I/O  
I/O  
I/O  
I/O  
7L  
7R  
I/O  
CONTROL  
I/O  
CONTROL  
0R  
0L  
[2]  
BUSY  
BUSY  
R
L
A
A
A
9L  
0L  
9R  
0R  
MEMORY  
ARRAY  
ADDRESS  
DECODER  
ADDRESS  
DECODER  
A
ARBITRATION  
LOGIC  
(7C130/7C131 ONLY)  
AND  
CE  
L
CE  
R
INTERRUPT LOGIC  
OE  
L
OE  
R
R/W  
R/W  
R
L
[3]  
L
[3]  
INT  
INT  
R
Notes  
1. CY7C130 and CY7C130A are functionally identical; CY7C131 and CY7C131A are functionally identical.  
2. CY7C130/130A/CY7C131/131A (Master): BUSY is open drain output and requires pull-up resistor.  
CY7C140/CY7C141 (Slave): BUSY is input.  
3. Open drain outputs: pull-up resistor required.  
Cypress Semiconductor Corporation  
Document #: 38-06002 Rev. *E  
•
198 Champion Court  
•
San Jose  
,
CA 95134-1709  
•
408-943-2600  
Revised December 09, 2008  
[+] Feedback  
 
 
 
1234567...19

中文翻译

下载PDF

CY7C131-55JXIT 替代型号

型号 品牌 替代类型 描述 数据表
CY7C131E-55JXC CYPRESS

类似代替

 1 K / 2 K × 8 Dual-port Static RAM
CY7C131-55JXC CYPRESS

类似代替

 1K x 8 Dual-Port Static RAM
CY7C131-25JXC CYPRESS

类似代替

 1K x 8 Dual-Port Static RAM

与CY7C131-55JXIT相关器件

型号 品牌 获取价格 描述 数据表
CY7C131-55LC ETC

获取价格

 		x8 Dual-Port SRAM
CY7C131-55NC CYPRESS

获取价格

 		1K x 8 Dual-Port Static Ram
CY7C131-55NCT ROCHESTER

获取价格

 		1KX8 DUAL-PORT SRAM, 55ns, PQFP52, PLASTIC, QFP-52
CY7C131-55NI CYPRESS

获取价格

 		1K x 8 Dual-Port Static Ram
CY7C131-55NXC CYPRESS

获取价格

 		1K x 8 Dual-Port Static RAM
CY7C131-55NXI CYPRESS

获取价格

 		1 K × 8 Dual-Port Static RAM
CY7C1315AV18 CYPRESS

获取价格

 		18-Mb QDRTM-II SRAM 4-Word Burst Architecture
CY7C1315AV18-167BZC CYPRESS

获取价格

 		18-Mb QDRTM-II SRAM 4-Word Burst Architecture
CY7C1315AV18-200BZC CYPRESS

获取价格

 		18-Mb QDRTM-II SRAM 4-Word Burst Architecture
CY7C1315AV18-250BZC CYPRESS

获取价格

 		18-Mb QDRTM-II SRAM 4-Word Burst Architecture

与CY7C131-55JXIT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证