Datasheet > 存储 > SRAM> CY7C1150V18-375BZXI

CY7C1150V18-375BZXI

更新时间： 2024-02-17 08:21:13

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		静态存储器双倍数据速率
页数	文件大小	规格书
27页	1126K
描述
18-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency)

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CY7C1150V18-375BZXI 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	LBGA, BGA165,11X15,40	针数：	165
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.84
最长访问时间：	0.45 ns	其他特性：	PIPELINED ARCHITECTURE
最大时钟频率 (fCLK)：	375 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PBGA-B165	JESD-609代码：	e1
长度：	15 mm	内存密度：	18874368 bit
内存集成电路类型：	DDR SRAM	内存宽度：	36
湿度敏感等级：	3	功能数量：	1
端子数量：	165	字数：	524288 words
字数代码：	512000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	512KX36	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LBGA
封装等效代码：	BGA165,11X15,40	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	1.5/1.8,1.8 V
认证状态：	Not Qualified	座面最大高度：	1.4 mm
最大待机电流：	0.29 A	最小待机电流：	1.7 V
子类别：	SRAMs	最大压摆率：	1.02 mA
最大供电电压 (Vsup)：	1.9 V	最小供电电压 (Vsup)：	1.7 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	20	宽度：	13 mm
Base Number Matches：	1

CY7C1150V18-375BZXI 数据手册

浏览型号CY7C1150V18-375BZXI的Datasheet PDF文件第4页

浏览型号CY7C1150V18-375BZXI的Datasheet PDF文件第5页

浏览型号CY7C1150V18-375BZXI的Datasheet PDF文件第6页

浏览型号CY7C1150V18-375BZXI的Datasheet PDF文件第8页

浏览型号CY7C1150V18-375BZXI的Datasheet PDF文件第9页

浏览型号CY7C1150V18-375BZXI的Datasheet PDF文件第10页

CY7C1146V18

CY7C1157V18

CY7C1148V18

CY7C1150V18

Pin Definitions (continued)

Pin Name

DOFF

Pin Description

Input

DLL Turn Off − Active LOW. Connecting this pin to ground turns off the DLL inside the device. The

timings in the DLL turned off operation are different from those listed in this data sheet. For normal

operation, connect this pin to a pull up through a 10 KΩ or less pull up resistor. The device behaves

in DDR-I mode when the DLL is turned off. In this mode, operate the device at a frequency of up to

167 MHz with DDR-I timing.

TDO

Output

Input

N/A

TDO for JTAG.

TCK

TCK pin for JTAG.

TDI

TDI pin for JTAG.

TMS

TMS pin for JTAG.

Not connected to the die. Tie to any voltage level.

Reference Voltage Input. Static input used to set the reference level for HSTL inputs, Outputs, and

NC/36M

NC/72M

NC/144M

NC/288M

V_REF

N/A

Input-

Reference AC measurement points.

V_DD

V_SS

Power Supply Power supply inputs to the core of the device.

Ground

Ground for the device.

V_DDQ

Power Supply Power supply inputs for the outputs of the device.

Document Number: 001-06621 Rev. *C

Page 7 of 27

1...4 5 678 9 10...27

下载PDF

与CY7C1150V18-375BZXI相关器件

型号	品牌	描述	获取价格	数据表
CY7C1156V18	CYPRESS	18-Mbit QDR⑩-II+ SRAM 4-Word Burst Architectu	获取价格
CY7C1156V18-300BZC	CYPRESS	18-Mbit QDR⑩-II+ SRAM 4-Word Burst Architectu	获取价格
CY7C1156V18-300BZI	CYPRESS	18-Mbit QDR⑩-II+ SRAM 4-Word Burst Architectu	获取价格
CY7C1156V18-300BZXC	CYPRESS	18-Mbit QDR⑩-II+ SRAM 4-Word Burst Architectu	获取价格
CY7C1156V18-300BZXI	CYPRESS	18-Mbit QDR⑩-II+ SRAM 4-Word Burst Architectu	获取价格
CY7C1156V18-333BZC	CYPRESS	QDR SRAM, 2MX9, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1.40 MM HEIGHT, MO-216, FPBGA-165	获取价格

与CY7C1150V18-375BZXI相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

15
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

15
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

12
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

10

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7C1150V18-375BZXI

CY7C1150V18-375BZXI 技术参数

CY7C1150V18-375BZXI 数据手册

与CY7C1150V18-375BZXI相关器件

与CY7C1150V18-375BZXI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7C1150V18-375BZXI

CY7C1150V18-375BZXI 技术参数

CY7C1150V18-375BZXI 数据手册

与CY7C1150V18-375BZXI相关器件

与CY7C1150V18-375BZXI相关文章

您还可以找

您在本页遇到什么问题？