5秒后页面跳转
捷配首页

Datasheet > 暂无类别数据> CY7C1049CV33-12ZC
CY7C1049CV33-12ZC PDF预览

CY7C1049CV33-12ZC

更新时间： 2024-11-06 22:25:51
品牌 Logo 应用领域
赛普拉斯 - CYPRESS /
页数 文件大小 规格书
9页 196K
描述
512K x 8 Static RAM

阅读下载

中文翻译

获取价格

CY7C1049CV33-12ZC 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：TSOP2包装说明：TSOP2-44
针数：44Reach Compliance Code：not_compliant
ECCN代码：3A991.B.2.AHTS代码：8542.32.00.41
Factory Lead Time：1 week风险等级：5.09
最长访问时间：12 nsI/O 类型：COMMON
JESD-30 代码：R-PDSO-G44JESD-609代码：e0
长度：18.415 mm内存密度：4194304 bit
内存集成电路类型：STANDARD SRAM内存宽度：8
湿度敏感等级：3功能数量：1
端子数量：44字数：524288 words
字数代码：512000工作模式：ASYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：512KX8输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSOP2
封装等效代码：TSOP44,.46,32封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE并行/串行：PARALLEL
峰值回流温度（摄氏度）：240电源：3.3 V
认证状态：Not Qualified座面最大高度：1.1938 mm
最大待机电流：0.01 A最小待机电流：3 V
子类别：SRAMs最大压摆率：0.085 mA
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：3 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.8 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：10.16 mm
Base Number Matches：1

CY7C1049CV33-12ZC 数据手册

 浏览型号CY7C1049CV33-12ZC的Datasheet PDF文件第2页浏览型号CY7C1049CV33-12ZC的Datasheet PDF文件第3页浏览型号CY7C1049CV33-12ZC的Datasheet PDF文件第4页浏览型号CY7C1049CV33-12ZC的Datasheet PDF文件第5页浏览型号CY7C1049CV33-12ZC的Datasheet PDF文件第6页浏览型号CY7C1049CV33-12ZC的Datasheet PDF文件第7页 
CY7C1049CV33  
4-Mbit (512K x 8) Static RAM  
Features  
Functional Description[1]  
• Temperature Ranges  
The CY7C1049CV33 is a high-performance CMOS Static  
RAM organized as 524,288 words by 8 bits. Easy memory  
expansion is provided by an active LOW Chip Enable (CE), an  
active LOW Output Enable (OE), and three-state drivers.  
Writing to the device is accomplished by taking Chip Enable  
(CE) and Write Enable (WE) inputs LOW. Data on the eight I/O  
pins (I/O0 through I/O7) is then written into the location  
specified on the address pins (A0 through A18).  
— Commercial: 0°C to 70°C  
— Industrial: –40°C to 85°C  
— Automotive: –40°C to 125°C  
• High speed  
— tAA = 10 ns  
• Low active power  
Reading from the device is accomplished by taking Chip  
Enable (CE) and Output Enable (OE) LOW while forcing Write  
Enable (WE) HIGH. Under these conditions, the contents of  
the memory location specified by the address pins will appear  
on the I/O pins.  
— 324 mW (max.)  
• 2.0V data retention  
• Automatic power-down when deselected  
• TTL-compatible inputs and outputs  
• Easy memory expansion with CE and OE features  
The eight input/output pins (I/O0 through I/O7) are placed in a  
high-impedance state when the device is deselected (CE  
HIGH), the outputs are disabled (OE HIGH), or during a Write  
operation (CE LOW, and WE LOW).  
The CY7C1049CV33 is available in standard 400-mil-wide  
36-pin SOJ package and 44-pin TSOP II package with center  
power and ground (revolutionary) pinout.  
Logic Block Diagram  
Pin Configuration  
SOJ  
Top View  
TSOP II  
Top View  
A0  
A1  
36  
35  
34  
33  
1
NC  
A18  
A17  
A16  
A15  
44  
1
NC  
NC  
NC  
NC  
NC  
A18  
A17  
A16  
A15  
OE  
I/O  
2
3
4
43  
42  
41  
40  
39  
38  
2
3
4
5
6
A2  
A
0
A
A3  
A4  
1
2
A
32  
5
I/O  
0
A3  
A4  
CE  
I/O0  
I/O1  
VCC  
INPUT BUFFER  
31  
30  
29  
28  
6
OE  
I/O7  
I/O6  
7
A
37  
36  
35  
34  
33  
7
8
9
10  
11  
12  
13  
0
CE  
I/O  
8
I/O  
I/O  
1
A
1
9
0
7
A
2
10  
11  
12  
13  
I/O  
I/O  
GND  
1
6
SS  
2
A
3
V
V
CC  
27  
26  
25  
A
GND  
I/O2  
I/O3  
WE  
VCC  
I/O5  
I/O4  
A14  
A13  
A12  
4
V
V
SS  
CC  
A
6
5
I/O  
I/O  
I/O  
I/O  
3
4
5
512K x 8  
ARRAY  
32  
I/O  
I/O  
2
5
A
31  
30  
29  
28  
I/O  
4
A14  
A13  
I/O  
14  
15  
16  
17  
18  
19  
20  
21  
22  
3
A
7
24  
23  
22  
21  
20  
WE  
A5  
A6  
A
8
9
A
A5  
A6  
A7  
A8  
A9  
14  
15  
16  
17  
18  
A12  
A
10  
27  
26  
25  
A
11  
A
7
A11  
A10  
NC  
A
A
8
10  
6
7
POWER  
DOWN  
A
NC  
NC  
9
COLUMN  
DECODER  
CE  
NC  
NC  
24  
23  
19  
NC  
I/O  
WE  
OE  
Notes:  
1. For guidelines on SRAM system design, please refer to the ‘System Design Guidelines’ Cypress application note, available on the internet at www.cypress.com.  
Cypress Semiconductor Corporation  
Document #: 38-05006 Rev. *C  
•
3901 North First Street  
•
San Jose, CA 95134  
•
408-943-2600  
Revised July 19, 2004  
1234567...9

中文翻译

下载PDF

CY7C1049CV33-12ZC 替代型号

型号 品牌 替代类型 描述 数据表
71V424S12PHGI IDT

功能相似

 3.3V CMOS Static RAM
CY7C1049CV33-12ZSXA CYPRESS

功能相似

 4 Mbit (512K x 8) Static RAM

与CY7C1049CV33-12ZC相关器件

型号 品牌 获取价格 描述 数据表
CY7C1049CV33-12ZCT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 12ns, CMOS, PDSO44, TSOP2-44
CY7C1049CV33-12ZI CYPRESS

获取价格

 		512K x 8 Static RAM
CY7C1049CV33-12ZIT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 12ns, CMOS, PDSO44, TSOP2-44
CY7C1049CV33-12ZSXA CYPRESS

获取价格

 		4 Mbit (512K x 8) Static RAM
CY7C1049CV33-12ZSXAT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 12ns, CMOS, PDSO44, LEAD FREE, TSOP2-44
CY7C1049CV33-12ZXC CYPRESS

获取价格

 		4-Mbit (512K x 8) Static RAM
CY7C1049CV33-12ZXC ROCHESTER

获取价格

 		Standard SRAM,
CY7C1049CV33-12ZXCT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 12ns, CMOS, PDSO44, LEAD FREE, TSOP2-44
CY7C1049CV33-12ZXI CYPRESS

获取价格

 		4-Mbit (512K x 8) Static RAM
CY7C1049CV33-12ZXI ROCHESTER

获取价格

 		512KX8 STANDARD SRAM, 12ns, PDSO44, LEAD FREE, TSOP2-44

与CY7C1049CV33-12ZC相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证