5秒后页面跳转
CY7C09369V-12AI PDF预览

CY7C09369V-12AI

更新时间: 2024-02-26 16:03:31
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 时钟静态存储器内存集成电路
页数 文件大小 规格书
16页 526K
描述
Dual-Port SRAM, 16KX18, 12ns, CMOS, PQFP100, PLASTIC, TQFP-100

CY7C09369V-12AI 技术参数

是否Rohs认证: 不符合生命周期:Obsolete
零件包装代码:QFP包装说明:PLASTIC, TQFP-100
针数:100Reach Compliance Code:not_compliant
ECCN代码:3A991.B.2.BHTS代码:8542.32.00.41
风险等级:5.52最长访问时间:12 ns
最大时钟频率 (fCLK):50 MHzI/O 类型:COMMON
JESD-30 代码:S-PQFP-G100JESD-609代码:e0
内存密度:294912 bit内存集成电路类型:DUAL-PORT SRAM
内存宽度:18功能数量:1
端口数量:2端子数量:100
字数:16384 words字数代码:16000
工作模式:SYNCHRONOUS最高工作温度:85 °C
最低工作温度:-40 °C组织:16KX18
输出特性:3-STATE可输出:YES
封装主体材料:PLASTIC/EPOXY封装代码:QFP
封装等效代码:QFP100,.63SQ,20封装形状:SQUARE
封装形式:FLATPACK并行/串行:PARALLEL
峰值回流温度(摄氏度):NOT SPECIFIED电源:3.3 V
认证状态:Not Qualified最大待机电流:0.0001 A
最小待机电流:3 V子类别:SRAMs
最大压摆率:0.25 mA最大供电电压 (Vsup):3.6 V
最小供电电压 (Vsup):3 V标称供电电压 (Vsup):3.3 V
表面贴装:YES技术:CMOS
温度等级:INDUSTRIAL端子面层:Tin/Lead (Sn/Pb)
端子形式:GULL WING端子节距:0.5 mm
端子位置:QUAD处于峰值回流温度下的最长时间:NOT SPECIFIED
Base Number Matches:1

CY7C09369V-12AI 数据手册

 浏览型号CY7C09369V-12AI的Datasheet PDF文件第4页浏览型号CY7C09369V-12AI的Datasheet PDF文件第5页浏览型号CY7C09369V-12AI的Datasheet PDF文件第6页浏览型号CY7C09369V-12AI的Datasheet PDF文件第8页浏览型号CY7C09369V-12AI的Datasheet PDF文件第9页浏览型号CY7C09369V-12AI的Datasheet PDF文件第10页 
CY7C09269V/79V/89V  
CY7C09369V/79V/89V  
PRELIMINARY  
Switching Waveforms  
Read Cycle for Flow-Through Output (FT/PIPE = V )  
[14,15,16,17]  
IL  
tCYC1  
tCH1  
tCL1  
CLK  
CE0  
tSC  
tHC  
tSC  
tHC  
CE1  
R/W  
tSW  
tSA  
tHW  
tHA  
An  
An+1  
An+2  
An+3  
ADDRESS  
DATAOUT  
tCKHZ  
Qn+2  
tDC  
tDC  
Qn  
tCD1  
Qn+1  
tCKLZ  
tOHZ  
tOLZ  
OE  
tOE  
[14,15,16,17]  
Read Cycle for Pipelined Operation (FT/PIPE = V )  
IH  
tCYC2  
tCH2  
tCL2  
CLK  
CE0  
tSC  
tHC  
tSC  
tHC  
CE1  
R/W  
tSW  
tSA  
tHW  
tHA  
ADDRESS  
DATAOUT  
An  
An+1  
An+2  
An+3  
tDC  
1 Latency  
tCD2  
Qn  
Qn+1  
tOHZ  
Qn+2  
tCKLZ  
tOLZ  
OE  
tOE  
Notes:  
14. OE is asynchronously controlled; all other inputs are synchronous to the rising clock edge.  
15. ADS = VIL, CNTEN and CNTRST = VIH  
16. The output is disabled (high-impedance state) by CE0=VIH or CE1 = VIL following the next rising edge of the clock.  
.
17. Addresses do not have to be accessed sequentially since ADS = VIL constantly loads the address on the rising edge of the CLK. Numbers are for reference only.  
7

与CY7C09369V-12AI相关器件

型号 品牌 获取价格 描述 数据表
CY7C09369V-12AXC CYPRESS

获取价格

3.3V 16K/32K/64K x 16/18 Synchronous Dual-Port Static RAM
CY7C09369V-6AC CYPRESS

获取价格

3.3V 16K/32K/64K x 16/18 Synchronous Dual-Port Static RAM
CY7C09369V-6ACT CYPRESS

获取价格

暂无描述
CY7C09369V-6AXC CYPRESS

获取价格

3.3V 16K/32K/64K x 16/18 Synchronous Dual-Port Static RAM
CY7C09369V-6AXC ROCHESTER

获取价格

16KX18 DUAL-PORT SRAM, 6.5ns, PQFP100, LEAD FREE, PLASTIC, MS-026, TQFP-100
CY7C09369V-7AC CYPRESS

获取价格

3.3V 16K/32K/64K x 16/18 Synchronous Dual-Port Static RAM
CY7C09369V-7AI CYPRESS

获取价格

3.3V 16K/32K/64K x 16/18 Synchronous Dual-Port Static RAM
CY7C09369V-7AXC ROCHESTER

获取价格

16KX18 DUAL-PORT SRAM, 7.5ns, PQFP100, LEAD FREE, PLASTIC, MS-026, TQFP-100
CY7C09369V-9AC CYPRESS

获取价格

3.3V 16K/32K/64K x 16/18 Synchronous Dual-Port Static RAM
CY7C09369V-9AC ROCHESTER

获取价格

16KX18 DUAL-PORT SRAM, 9ns, PQFP100, PLASTIC, MS-026, TQFP-100