Datasheet > 微控制器和处理器 > 时钟发生器> CY2XP24ZXC

CY2XP24ZXC

更新时间： 2024-11-23 06:51:35

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟发生器
页数	文件大小	规格书
8页	333K
描述
Crystal to LVPECL Clock Generator

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CY2XP24ZXC 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	TSSOP	包装说明：	TSSOP, TSSOP8,.25
针数：	8	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.31.00.01
风险等级：	5.79	其他特性：	CAN ALSO OPERATE AT 3.3V SUPPLY
JESD-30 代码：	R-PDSO-G8	JESD-609代码：	e4
长度：	4.4 mm	湿度敏感等级：	3
端子数量：	8	最高工作温度：	70 °C
最低工作温度：		最大输出时钟频率：	187.5 MHz
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP8,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	电源：	2.5/3.3 V
主时钟/晶体标称频率：	25 MHz	认证状态：	Not Qualified
座面最大高度：	1.1 mm	子类别：	Clock Generators
最大供电电压：	2.625 V	最小供电电压：	2.375 V
标称供电电压：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
宽度：	3 mm	uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER
Base Number Matches：	1

CY2XP24ZXC 数据手册

CY2XP24

Crystal to LVPECL Clock Generator

Features

Functional Description

■ One LVPECL Output Pair

The CY2XP24 is a PLL (Phase Locked Loop) based high

performance clock generator. It is optimized to generate 10 Gb

Ethernet, Fibre Channel, and other high performance clock

frequencies. It produces an output frequency that is either 6.25

times or 7.5 times the crystal frequency. It uses Cypress’s low

noise VCO technology to achieve less than 1 ps typical RMS

phase jitter, that meets both 10Gb Ethernet, Fibre Channel, and

SATA jitter requirements. The CY2XP24 has a crystal oscillator

interface input and one LVPECL output pair.

■ Selectable Output Frequency: 156.25 MHz or 187.5 MHz

■ External Crystal Frequency: 25 MHz

■ Low RMS Phase Jitter at 156.25 MHz, using 25 MHz crystal

(1.875 MHz to 20 MHz): 0.33 ps (typical)

■ Pb-Free 8-Pin TSSOP Package

■ Supply Voltage: 3.3V or 2.5V

■ Commercial and Industrial Temperature Ranges

Logic Block Diagram

XIN

CLK

External

Crystal

CRYSTAL

OSCILLATOR

PHASE

DETECTOR

VCO

CLK#

XOUT

0 = /25

1 = /30

F_SEL

Pinouts

Figure 1. Pin Diagram - 8 Pin TSSOP

VDD

VSS

XOUT

XIN

VDD

CLK

CLK#

F_SEL

Table 1. Pin Definitions - 8 Pin TSSOP

Pin Name Type

VDD

VSS

Description

1, 8

Power

3.3V or 2.5V power supply. All supply current flows through pin 1

Ground

3, 4

XOUT, XIN XTAL Output and Input Parallel resonant crystal interface

F_SEL

CMOS Input

Frequency select. When HIGH, the output frequency is 7.5 times of the

crystal frequency. When LOW, the output frequency is 6.25 times of the

crystal frequency

6,7

CLK#, CLK LVPECL Output

Differential clock output

Cypress Semiconductor Corporation

Document #: 001-15705 Rev. *D

•

198 Champion Court

•

San Jose, CA 95134-1709

•

408-943-2600

Revised June 12, 2009

[+] Feedback

12 3 4 5 6 7 8

中文翻译

下载PDF

与CY2XP24ZXC相关器件

型号	品牌	获取价格	描述	数据表
CY2XP24ZXCT	CYPRESS	获取价格	Crystal to LVPECL Clock Generator
CY2XP24ZXI	CYPRESS	获取价格	Crystal to LVPECL Clock Generator
CY2XP24ZXIT	CYPRESS	获取价格	Crystal to LVPECL Clock Generator
CY2XP304	CYPRESS	获取价格	High-Frequency Programmable PECL Clock Generation Module
CY2XP304BVC	CYPRESS	获取价格	High-Frequency Programmable PECL Clock Generation Module
CY2XP304BVCT	CYPRESS	获取价格	High-Frequency Programmable PECL Clock Generation Module
CY2XP304BVI	CYPRESS	获取价格	High-Frequency Programmable PECL Clock Generation Module
CY2XP304BVIT	CYPRESS	获取价格	High-Frequency Programmable PECL Clock Generation Module
CY2XP304BVXIT	CYPRESS	获取价格	暂无描述
CY2XP306	CYPRESS	获取价格	High-frequency Programmable PECL Clock Generation Module

与CY2XP24ZXC相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

36
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

28
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

56
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

53

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2XP24ZXC

CY2XP24ZXC 技术参数

CY2XP24ZXC 数据手册

与CY2XP24ZXC相关器件

与CY2XP24ZXC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2XP24ZXC

CY2XP24ZXC 技术参数

CY2XP24ZXC 数据手册

与CY2XP24ZXC相关器件

与CY2XP24ZXC相关文章

您还可以找

您在本页遇到什么问题？