Datasheet > CXL5507M/P

CXL5507M/P

更新时间： 2024-02-13 23:55:28

品牌	Logo	应用领域
其他 - ETC		/
页数	文件大小	规格书
9页	105K
描述
CMOS-CCD 1H Delay Line for NTSC

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CXL5507M/P 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP, DIP8,.3
针数：	8	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.92
Is Samacsys：	N	商用集成电路类型：	CONSUMER CIRCUIT
JESD-30 代码：	R-PDIP-T8	JESD-609代码：	e0
长度：	9.4 mm	功能数量：	1
端子数量：	8	最高工作温度：	60 °C
最低工作温度：	-10 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP8,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
认证状态：	Not Qualified	座面最大高度：	4.1 mm
子类别：	Other Consumer ICs	最大压摆率：	15 mA
最大供电电压 (Vsup)：	5.25 V	最小供电电压 (Vsup)：	4.75 V
表面贴装：	NO	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7.62 mm	Base Number Matches：	1

CXL5507M/P 数据手册

CXL5507M/P

CMOS-CCD 1H Delay Line for NTSC

For the availability of this product, please contact the sales office.

Description

CXL5507M

8 pin SOP (Plastic)

CXL5507P

8 pin DIP (Plastic)

The CXL5507M/P are CMOS-CCD delay line ICs

that provide 1H delay time for NTSC signals including

the external low-pass filter.

Features

• Single 5V power supply

• Low power consumption 50mW (Typ.)

• Built-in peripheral circuits

Functions

• 453-bit CCD register

• Clock driver

• Auto-bias circuit

• Input clamp circuit

• Sample-and-hold circuit

Absolute Maximum Ratings (Ta = 25°C)

• Supply voltage

V^DD

°C

• Operating temperature Topr

• Storage temperature Tstg

• Allowable power dissipation

P^D

–10 to +60

–55 to +150 °C

Structure

CMOS-CCD

CXL5507M

CXL5507P

350

480

Recommended Operating Condition (Ta = 25°C)

Supply voltage V^DD5 ± 5%

Recommended Clock Conditions (Ta = 25°C)

• Input clock amplitude VCLK 0.3 to 1.0

Vp-p

(0.5Vp-p typ.)

7.159090 MHz

• Input clock waveform Sine wave

• Clock frequency

f^CLK

Input Signal Amplitude

V^SIG500mVp-p (Typ.), 527mVp-p (Max.)

Blook Diagram and Pin Configuration (Top View)

(at internal clamp condition)

Auto-bias circuit

Bias circuit

Timing circuit

Clock driver

Bias circuit (A)

Bias circuit (B)

CCD

(453bit)

Output circuit

(S/H 1bit)

Clamp circuit

Sony reserves the right to change products and specifications without prior notice. This information does not convey any license by

any implication or otherwise under any patents or other right. Application circuits shown, if any, are typical examples illustrating the

operation of the devices. Sony cannot assume responsibility for any problems arising out of the use of these circuits.

– 1 –

E90908A7X-PS

12 3 4 5 6 7...9

下载PDF

与CXL5507M/P相关器件

型号	品牌	描述	获取价格	数据表
CXL5507P	SONY	CMOS-CCD 1H Delay Line for NTSC	获取价格
CXL5508M	SONY	CMOS-CCD 1H Delay Line for PAL	获取价格
CXL5508M/P	ETC	CMOS-CCD 1H Delay Line for PAL	获取价格
CXL5508P	SONY	CMOS-CCD 1H Delay Line for PAL	获取价格
CXL5509M	SONY	CMOS-CCD 1H/2H Delay Line for NTSC	获取价格
CXL5509M/P	ETC	CMOS-CCD 1H/2H Delay Line for NTSC	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

CXL5507M/P

CXL5507M/P 技术参数

CXL5507M/P 数据手册

与CXL5507M/P相关器件

与CXL5507M/P相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CXL5507M/P

CXL5507M/P 技术参数

CXL5507M/P 数据手册

与CXL5507M/P相关器件

与CXL5507M/P相关文章

您还可以找

您在本页遇到什么问题？