Datasheet > CSPU877NL8

CSPU877NL8

更新时间： 2024-09-14 20:06:47

品牌	Logo	应用领域
艾迪悌 - IDT		/
页数	文件大小	规格书
13页	135K
描述
Clock Driver, CMOS, PQCC40

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CSPU877NL8 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	QCCN, LCC40,.24SQ,20	Reach Compliance Code：	unknown
风险等级：	5.92	JESD-30 代码：	S-PQCC-N40
JESD-609代码：	e0	最大I（ol）：	0.009 A
湿度敏感等级：	3	端子数量：	40
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	PLASTIC/EPOXY	封装代码：	QCCN
封装等效代码：	LCC40,.24SQ,20	封装形状：	SQUARE
封装形式：	CHIP CARRIER	电源：	1.8 V
认证状态：	Not Qualified	子类别：	Clock Drivers
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	QUAD
Base Number Matches：	1

CSPU877NL8 数据手册

IDTCSPU877

COMMERCIALTEMPERATURERANGE

1.8V PLL DIFFERENTIAL 1:10 SDRAM CLOCK DRIVER

1.8V PHASE LOCKED LOOP

IDTCSPU877

DIFFERENTIAL 1:10 SDRAM

CLOCK DRIVER

FEATURES:

DESCRIPTION:

• 1 to 10 differential clock distribution

• Optimized for clock distribution in DDR2 (Double Data Rate)

SDRAM applications

TheCSPU877isaPLLbasedclockdriverthatactsasazerodelaybuffer

to distribute one differential clock input pair(CLK, CLK ) to 10 differential

output pairs (Y[0:9], Y[0:9]) and one differential pair of feedback clock output

(FBOUT,FBOUT). Externalfeedbackpins(FBIN,FBIN)forsynchronization

oftheoutputstotheinputreferenceisprovided.OE,OS,andAVDD controlthe

power-downandtestmodelogic. WhenAVDD isgrounded,thePLListurned

offandbypassedfortestmodepurposes. Whenthedifferentialclockinputs

(CLK,CLK)arebothatlogiclow,thisdevicewillenteralowpower-downmode.

Inthismode,thereceiversaredisabled,thePLListurnedoff,andtheoutput

clockdriversaredisabled,resultinginacurrentconsumptiondeviceoflessthan

500µA.

• Operating frequency: 125MHz to 270MHz

• Very low skew: ≤40ps

• Very low jitter: ≤40ps

• 1.8V AV^DDand 1.8V VDDQ

• CMOS control signal input

• Test mode enables buffers while disabling PLL

• Low current power-down mode

• Tolerant of Spread Spectrum input clock

• Available in 52-Ball VFBGA and 40-pin VFQFPN packages

TheCSPU877requiresnoexternalcomponentsandhasbeenoptimised

forverylowphaseerror,skew,andjitter,whilemaintainingfrequencyandduty

cycle over the operating voltage and temperature range. The CSPU877,

designedforuseinbothmoduleassembliesandsystemmotherboardbased

solutions,providesanoptimumhigh-performanceclocksource.

The CSPU877 is available in Commercial Temperature Range (0°C to

+70°C). SeeOrderingInformationfordetails.

APPLICATIONS:

• Meets or exceeds JEDEC standard 82-8 for registered DDR2

clock driver

• Along with SSTU32864/A, DDR2 register, provides complete

solution for DDR2 DIMMs

FUNCTIONAL BLOCK DIAGRAM

LD or OE

POWER

DOWN

AND

TEST

MODE

LOGIC

LD, OS, or OE

PLL BYPASS

AV^DD

CLK

10KΩ - 100KΩ

PLL

FBIN

NOTE:

The Logic Detect (LD) powers down the device when a logic LOW is applied to both CLK and CLK.

FBOUT

The IDT logo is a registered trademark of Integrated Device Technology, Inc.

COMMERCIAL TEMPERATURE RANGE

AUGUST 2003

2003 Integrated Device Technology, Inc.

DSC-5962/34

12 3 4 5 6 7...13

中文翻译

下载PDF

与CSPU877NL8相关器件

型号	品牌	获取价格	描述	数据表
CSPUA877NLG	IDT	获取价格	PLL Based Clock Driver, 877 Series, 10 True Output(s), 0 Inverted Output(s), PQCC40, GREEN
CSPULC3V3AE	MCC	获取价格	Tape&Reel: 10Kpcs/Reel;
CSPULC5V0AE	MCC	获取价格	Tape&Reel: 10Kpcs/Reel;
CSPULC5V0LB	MCC	获取价格	Tape&Reel: 10Kpcs/Reel;
CSQ247D	ETC	获取价格	Optoelectronic
CSQ247E	CHINASEMI	获取价格	LED Display
CSQ247G	CHINASEMI	获取价格	LED Display
CSQ247H	ETC	获取价格	Optoelectronic
CSQ247R	ETC	获取价格	Optoelectronic
CSQ247S	CHINASEMI	获取价格	LED Display

与CSPU877NL8相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

80
AIC1781A 电池充电控制器深度解析
2024-09-03

70
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

100
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

117

产品中心

服务支持

精选活动

关于我们

帮助中心

CSPU877NL8

CSPU877NL8 技术参数

CSPU877NL8 数据手册

与CSPU877NL8相关器件

与CSPU877NL8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CSPU877NL8

CSPU877NL8 技术参数

CSPU877NL8 数据手册

与CSPU877NL8相关器件

与CSPU877NL8相关文章

您还可以找

您在本页遇到什么问题？