5秒后页面跳转
捷配首页

Datasheet > CD74HCT4514EE4
CD74HCT4514EE4 PDF预览

CD74HCT4514EE4

更新时间： 2024-09-16 19:51:31
品牌 Logo 应用领域
德州仪器 - TI 驱动双倍数据速率光电二极管逻辑集成电路
页数 文件大小 规格书
8页 117K
描述
High Speed CMOS Logic 4-to-16 Line Decoder/Demultiplexer with Input Latches 24-PDIP -55 to 125

阅读下载

中文翻译

获取价格

CD74HCT4514EE4 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：DIP
包装说明：DIP, DIP24,.6针数：24
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.46
其他特性：ADDRESS LATCHES系列：HCT
输入调节：LATCHEDJESD-30 代码：R-PDIP-T24
JESD-609代码：e4长度：31.75 mm
负载电容（CL）：50 pF逻辑集成电路类型：OTHER DECODER/DRIVER
最大I（ol）：0.006 A功能数量：1
端子数量：24最高工作温度：125 °C
最低工作温度：-55 °C输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：DIP
封装等效代码：DIP24,.6封装形状：RECTANGULAR
封装形式：IN-LINE包装方法：TUBE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
Prop。Delay @ Nom-Sup：69 ns传播延迟（tpd）：75 ns
认证状态：Not Qualified座面最大高度：5.08 mm
子类别：Decoder/Drivers最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：NO技术：CMOS
温度等级：MILITARY端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：15.24 mmBase Number Matches：1

CD74HCT4514EE4 数据手册

 浏览型号CD74HCT4514EE4的Datasheet PDF文件第2页浏览型号CD74HCT4514EE4的Datasheet PDF文件第3页浏览型号CD74HCT4514EE4的Datasheet PDF文件第4页浏览型号CD74HCT4514EE4的Datasheet PDF文件第5页浏览型号CD74HCT4514EE4的Datasheet PDF文件第6页浏览型号CD74HCT4514EE4的Datasheet PDF文件第7页 
ꢀ
ꢁ
ꢂ
ꢃ
ꢄ
ꢀ
ꢅ
ꢃ
ꢆ
ꢇ
ꢃ
ꢈ
ꢀ
ꢁ
ꢂ
ꢃ
ꢃ ꢉꢊ ꢋꢌꢍ ꢅ ꢎ ꢇ ꢏ ꢉꢊ ꢋꢌꢍ ꢁꢍꢀ ꢎꢁ ꢍꢐꢑꢒ ꢁꢍꢓ ꢔꢊꢅ ꢋ ꢕꢊ ꢍꢖ ꢍ ꢐ  
ꢄ
ꢀ
ꢅ
ꢃ
ꢆ
ꢇ
ꢆ
ꢑ
ꢑ
ꢗ
ꢋ
ꢅ
ꢄ
ꢋ
ꢌ
ꢕ
ꢔ
ꢅ
ꢊ
ꢘ
ꢅ
ꢀ
ꢄ
ꢍ
SCHS314D − MAY 2002 − REVISED SEPTEMBER 2004  
CD74HCT4514 . . . E PACKAGE  
CD74HCT4515 . . . E OR EN PACKAGE  
(TOP VIEW)  
D
D
4.5-V to 5.5-V V  
Operation  
CC  
Fanout (Over Temperature Range)  
− Standard Outputs . . . 10 LSTTL Loads  
− Bus-Driver Outputs . . . 15 LSTTL Loads  
1
24  
23  
22  
21  
20  
19  
18  
17  
16  
15  
14  
13  
LE  
A0  
A1  
Y7  
Y6  
Y5  
Y4  
Y3  
Y1  
V
E
A3  
CC  
2
D
D
D
D
Wide Operating Temperature Range of  
−55°C to 125°C  
Balanced Propagation Delays and  
Transition Times  
3
4
A2  
5
Y10  
Y11  
Y8  
6
Significant Power Reduction Compared to  
LSTTL Logic ICs  
7
8
Y9  
HCT Types  
− Direct LSTTL Input Logic Compatibility,  
9
Y14  
Y15  
Y12  
Y13  
10  
11  
12  
Y2  
Y0  
GND  
V
= 0.8 V (Max), V = 2 V (Min)  
IL  
IH  
− CMOS Input Compatibility,  
I ≤ 1 µA at V , V  
I
OL OH  
description/ordering information  
The CD74HCT4514 and CD74HCT4515 are high-speed silicon-gate devices consisting of a 4-bit strobed latch  
and a 4-line to 16-line decoder. The selected output is enabled by a low on the enable (E) input. A high on E  
inhibits selection of any output. Demultiplexing is accomplished by using E as the data input and the select inputs  
(A0−A3) as addresses. E also serves as a chip select when these devices are cascaded.  
When the latch enable (LE) is high, the output follows changes in the inputs (see decode function table). When  
LE is low, the output is isolated from changes in the input and remains at the level (high for the ’4514, low for  
the ’4515) it had before the latch was enabled.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
CD74HCT4514E  
CD74HCT4515E  
CD74HCT4514E  
CD74HCT4515E  
PDIP − E  
Tube  
−55°C to 125°C  
PDIP − EN Tube  
CD74HCT4515EN  
CD74HCT4515EN  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
ꢕ
ꢕ
ꢐ
ꢎ
ꢨ
ꢁ
ꢣ
ꢔ
ꢀ
ꢡ
ꢅ
ꢢ
ꢋ
ꢜ
ꢎ
ꢚ
ꢌ
ꢛ
ꢁ
ꢘ
ꢅ
ꢘ
ꢙ
ꢚ
ꢤ
ꢛ
ꢜ
ꢢ
ꢝ
ꢞ
ꢟ
ꢟ
ꢠ
ꢠ
ꢙ
ꢙ
ꢜ
ꢜ
ꢚ
ꢚ
ꢙ
ꢡ
ꢡ
ꢥ
ꢢ
ꢣ
ꢝ
ꢝ
ꢤ
ꢤ
ꢚ
ꢠ
ꢟ
ꢞ
ꢡ
ꢡ
ꢜ
ꢛ
ꢥ
ꢅꢤ  
ꢣ
ꢦ
ꢡ
ꢧ
ꢙ
ꢢ
ꢟ
ꢡ
ꢠ
ꢙ
ꢠ
ꢜ
ꢝ
ꢚ
ꢣ
ꢨ
ꢟ
ꢚ
ꢠ
ꢠ
ꢤ
ꢡ
ꢩ
Copyright 2004, Texas Instruments Incorporated  
ꢝ
ꢜ
ꢢ
ꢠ
ꢜ
ꢝ
ꢞ
ꢠ
ꢜ
ꢡ
ꢥ
ꢙ
ꢛ
ꢙ
ꢢ
ꢤ
ꢝ
ꢠ
ꢪ
ꢠ
ꢤ
ꢝ
ꢜ
ꢛ
ꢫ
ꢟ
ꢋ
ꢚ
ꢞ
ꢤ
ꢡ
ꢠ
ꢟ
ꢚ
ꢨ
ꢟ
ꢝ
ꢨ
ꢬ
ꢟ
ꢠ ꢤ ꢡ ꢠꢙ ꢚꢮ ꢜꢛ ꢟ ꢧꢧ ꢥꢟ ꢝ ꢟ ꢞ ꢤ ꢠ ꢤ ꢝ ꢡ ꢩ  
ꢝ
ꢝ
ꢟ
ꢚ
ꢠ
ꢭ
ꢩ
ꢕ
ꢝ
ꢜ
ꢨ
ꢣ
ꢢ
ꢠ
ꢙ
ꢜ
ꢚ
ꢥ
ꢝ
ꢜ
ꢢ
ꢤ
ꢡ
ꢡ
ꢙ
ꢚ
ꢮ
ꢨ
ꢜ
ꢤ
ꢡ
ꢚ
ꢜ
ꢠ
ꢚ
ꢤ
ꢢ
ꢤ
ꢡ
ꢡ
ꢟ
ꢝ
ꢙ
ꢧ
ꢭ
ꢙ
ꢚ
ꢢ
ꢧ
ꢣ
ꢨ
ꢤ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
12345678

中文翻译

下载PDF

CD74HCT4514EE4 替代型号

型号 品牌 替代类型 描述 数据表
CD4514BE TI

类似代替

 CMOS 4-BIT LATCH/4-TO-16 LINE DECODERS
CD4515BM TI

功能相似

 CMOS 4-BIT LATCH/4-TO-16 LINE DECODERS
CD74ACT138E TI

功能相似

 3-to-8-Line Decoders/Demultiplexers

与CD74HCT4514EE4相关器件

型号 品牌 获取价格 描述 数据表
CD74HCT4514EN ETC

获取价格

 		Logic IC
CD74HCT4514F ETC

获取价格

 		Logic IC
CD74HCT4514H ETC

获取价格

 		4-To-16-Line Demultiplexer
CD74HCT4514M RENESAS

获取价格

 		IC,DECODER/DEMUX,4-TO-16-LINE,HCT-CMOS,SOP,24PIN,PLASTIC
CD74HCT4514M96 RENESAS

获取价格

 		IC,DECODER/DEMUX,4-TO-16-LINE,HCT-CMOS,SOP,24PIN,PLASTIC
CD74HCT4515 TI

获取价格

 		HIGH-SPEED CMOS LOGIC 4-TO-16 LINE DECODER/DEMULTIPLEXER WITH INPUT LATCHES
CD74HCT4515E TI

获取价格

 		4-LINE TO 16-LINE DECODERS/DEMULTIPLEXERS
CD74HCT4515E ROCHESTER

获取价格

 		HCT SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDIP24
CD74HCT4515E RENESAS

获取价格

 		IC,DECODER/DEMUX,4-TO-16-LINE,HCT-CMOS,DIP,24PIN,PLASTIC
CD74HCT4515EE4 TI

获取价格

 		4-Line to 16-Line Decoder/Demultiplexer with Input Latches 24-PDIP -55 to 125

与CD74HCT4514EE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证