5秒后页面跳转
捷配首页

Datasheet > CD74AC74MG4
CD74AC74MG4 PDF预览

CD74AC74MG4

更新时间： 2024-11-05 15:29:19
品牌 Logo 应用领域
德州仪器 - TI 光电二极管逻辑集成电路触发器
页数 文件大小 规格书
15页 681K
描述
Dual Positive-Edge-Triggered D-Type Flip-Flops with Set and Reset 14-SOIC -55 to 125

阅读下载

中文翻译

获取价格

CD74AC74MG4 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：SOIC包装说明：SOP, SOP14,.25
针数：14Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.22
系列：ACJESD-30 代码：R-PDSO-G14
JESD-609代码：e4长度：8.65 mm
负载电容（CL）：50 pF逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：90000000 Hz最大I（ol）：0.012 A
湿度敏感等级：1位数：1
功能数量：2端子数量：14
最高工作温度：125 °C最低工作温度：-55 °C
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP14,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
包装方法：TUBE峰值回流温度（摄氏度）：260
电源：3.3/5 V传播延迟（tpd）：125 ns
认证状态：Not Qualified座面最大高度：1.75 mm
子类别：FF/Latches最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：1.5 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：MILITARY端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：POSITIVE EDGE宽度：3.9 mm
最小 fmax：110 MHzBase Number Matches：1

CD74AC74MG4 数据手册

 浏览型号CD74AC74MG4的Datasheet PDF文件第2页浏览型号CD74AC74MG4的Datasheet PDF文件第3页浏览型号CD74AC74MG4的Datasheet PDF文件第4页浏览型号CD74AC74MG4的Datasheet PDF文件第5页浏览型号CD74AC74MG4的Datasheet PDF文件第6页浏览型号CD74AC74MG4的Datasheet PDF文件第7页 
CD54AC74, CD74AC74  
DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS  
WITH CLEAR AND PRESET  
SCHS231D – SEPTEMBER 1998 – REVISED DECEMBER 2002  
CD54AC74 . . . F PACKAGE  
CD74AC74 . . . E OR M PACKAGE  
(TOP VIEW)  
AC Types Feature 1.5-V to 5.5-V Operation  
and Balanced Noise Immunity at 30% of the  
Supply  
Speed of Bipolar F, AS, and S, With  
Significantly Reduced Power Consumption  
1CLR  
1D  
V
CC  
2CLR  
2D  
1
2
3
4
5
6
7
14  
13  
12  
11  
Balanced Propagation Delays  
1CLK  
1PRE  
1Q  
±24-mA Output Drive Current  
– Fanout to 15 F Devices  
2CLK  
10 2PRE  
9
8
1Q  
2Q  
2Q  
SCR-Latchup-Resistant CMOS Process and  
Circuit Design  
GND  
Exceeds 2-kV ESD Protection Per  
MIL-STD-883, Method 3015  
description/ordering information  
The ’AC74 dual positive-edge-triggered devices are D-type flip-flops.  
A low level at the preset (PRE) or clear (CLR) inputs sets or resets the outputs, regardless of the levels of the  
other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time  
requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs  
at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval,  
data at the D input can be changed without affecting the levels at the outputs.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
PDIP – E  
SOIC – M  
CDIP – F  
Tube  
Tube  
CD74AC74E  
CD74AC74M  
CD74AC74E  
–55°C to 125°C  
AC74M  
Tape and reel CD74AC74M96  
Tube CD54AC74F3A  
CD54AC74F3A  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines  
are available at www.ti.com/sc/package.  
FUNCTION TABLE  
(each flip-flop)  
INPUTS  
OUTPUTS  
PRE  
L
CLR  
CLK  
X
D
X
X
X
H
L
Q
H
L
Q
L
H
L
H
X
H
‡
‡
H
L
L
X
H
H
H
H
H
↑
H
L
L
H
↑
H
H
L
X
Q
Q
0
0
‡
This configuration is nonstable; that is, it does not  
persist when PRE or CLR returns to its inactive  
(high) level.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2002, Texas Instruments Incorporated  
On products compliant to MIL-PRF-38535, all parameters are tested  
unless otherwise noted. On all other products, production  
processing does not necessarily include testing of all parameters.  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of Texas Instruments  
standard warranty. Production processing does not necessarily include  
testing of all parameters.  
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...15

中文翻译

下载PDF

CD74AC74MG4 替代型号

型号 品牌 替代类型 描述 数据表
CD74AC74M96G4 TI

完全替代

 具有设置和复位端的双路正边沿触发式 D 型触发器 | D | 14 | -55 to 12
CD74AC74M96 TI

类似代替

 DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET

与CD74AC74MG4相关器件

型号 品牌 获取价格 描述 数据表
CD74AC74MX GE

获取价格

 		D Flip-Flop, AC Series, 2-Func, Positive Edge Triggered, 1-Bit, Complementary Output, CMOS
CD74AC75E ETC

获取价格

 		Logic IC
CD74AC75EN ETC

获取价格

 		Logic IC
CD74AC75F ETC

获取价格

 		Logic IC
CD74AC75M ETC

获取价格

 		Logic IC
CD74AC7623E ETC

获取价格

 		Logic IC
CD74AC7623EN ETC

获取价格

 		Logic IC
CD74AC7623EX RENESAS

获取价格

 		IC,BUS TRANSCEIVER,SINGLE,8-BIT,AC-CMOS,DIP,20PIN,PLASTIC
CD74AC7623EX GE

获取价格

 		Bus Transceiver, AC Series, 1-Func, 8-Bit, True Output, CMOS, PDIP20,
CD74AC7623F ETC

获取价格

 		Logic IC

与CD74AC74MG4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证