5秒后页面跳转
捷配首页

Datasheet > CD4095BDMSR
CD4095BDMSR PDF预览

CD4095BDMSR

更新时间： 2024-11-26 15:29:19
品牌 Logo 应用领域
瑞萨 - RENESAS 输出元件
页数 文件大小 规格书
10页 102K
描述
4000/14000/40000 SERIES, POSITIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14

阅读下载

中文翻译

获取价格

CD4095BDMSR 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：DIP包装说明：DIP, DIP14,.3
针数：14Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.57
其他特性：3 J & 3 K INPUTS ANDED系列：4000/14000/40000
JESD-30 代码：R-CDIP-T14JESD-609代码：e0
负载电容（CL）：50 pF逻辑集成电路类型：J-K FLIP-FLOP
最大频率@ Nom-Sup：3500000 Hz最大I（ol）：0.00036 A
位数：2功能数量：1
端子数量：14最高工作温度：125 °C
最低工作温度：-55 °C输出极性：COMPLEMENTARY
封装主体材料：CERAMIC, METAL-SEALED COFIRED封装代码：DIP
封装等效代码：DIP14,.3封装形状：RECTANGULAR
封装形式：IN-LINE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：5/15 VProp。Delay @ Nom-Sup：675 ns
传播延迟（tpd）：675 ns认证状态：Not Qualified
筛选级别：MIL-PRF-38535 Class V座面最大高度：5.08 mm
子类别：FF/Latches最大供电电压 (Vsup)：18 V
最小供电电压 (Vsup)：3 V标称供电电压 (Vsup)：5 V
表面贴装：NO技术：CMOS
温度等级：MILITARY端子面层：Tin/Lead (Sn/Pb)
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
总剂量：100k Rad(Si) V触发器类型：POSITIVE EDGE
宽度：7.62 mm最小 fmax：2.59 MHz
Base Number Matches：1

CD4095BDMSR 数据手册

 浏览型号CD4095BDMSR的Datasheet PDF文件第2页浏览型号CD4095BDMSR的Datasheet PDF文件第3页浏览型号CD4095BDMSR的Datasheet PDF文件第4页浏览型号CD4095BDMSR的Datasheet PDF文件第5页浏览型号CD4095BDMSR的Datasheet PDF文件第6页浏览型号CD4095BDMSR的Datasheet PDF文件第7页 
CD4095BMS  
CD4096BMS  
CMOS Gated J-K  
Master-Slave Flip-Flops  
December 1992  
CD4095BMS  
TOP VIEW  
Features  
Pinouts  
• Set-Reset Capability  
NC  
RESET  
J1  
1
2
3
4
5
6
7
14 VDD  
13 SET  
12 CLOCK  
11 K1  
• High Voltage Types (20V Rating)  
• CD4095BMS Non-Inverting J and K Inputs  
• CD4096BMS Inverting and Non-Inverting J and K  
Inputs  
J2  
J3  
10 K2  
• 16MHz Toggle Rate (Typ.) at VDD - VSS = 10V  
• Gated Inputs  
Q
9
8
K3  
Q
VSS  
• 100% Tested for Quiescent Current at 20V  
• 5V, 10V and 15V Parametric Ratings  
• Standardized Symmetrical Output Characteristics  
CD4096BMS  
TOP VIEW  
• Maximum Input Current of 1µA at 18V Over Full Pack-  
NC  
RESET  
J1  
1
2
3
4
5
6
7
14 VDD  
13 SET  
12 CLOCK  
11 K1  
age Temperature Range; 100nA at 18V and +25oC  
• Noise Margin (Over Full Package/Temperature Range)  
- 1V at VDD = 5V  
J2  
- 2V at VDD = 10V  
J3  
10 K2  
- 2.5V at VDD = 15V  
Q
9
8
K3  
Q
• Meets all requirements of JEDEC Tentative Standard  
No. 13B, “Standard Specifications for Description of  
‘B’ Series CMOS Devices”  
VSS  
NC = NO CONNECTION  
Applications  
• Registers  
Functional Diagrams  
• Counters  
CD4095BMS  
SET  
• Control Circuits  
13  
3
4
5
J1  
J2  
J3  
8
6
S
R
J
Q
Q
Q
Description  
12  
CL  
K
CLOCK  
CD4095BMS and CD4096BMS are J-K Master-Slave Flip-  
Flops featuring separate AND gating of multiple J and K  
inputs. The gated J-K inputs control transfer of information  
into the master section during clocked operation. Information  
on the J-K inputs is transferred to the Q and Q outputs on  
the positive edge of the clock pulse. SET and RESET inputs  
(active high) are provided for asynchronous operation.  
11  
10  
9
K1  
K2  
K3  
Q
2
VDD = 14  
VSS = 7  
NC = 1  
RESET  
SET  
CD4096BMS  
The CD4095BMS and CD4096BMS are supplied in these 14  
lead outline packages:  
13  
3
4
5
J1  
J2  
J3  
8
S
R
J
Q
Q
Q
Braze Seal DIP  
Frit Seal DIP  
H4Q  
H1A  
12  
CL  
K
CLOCK  
11  
10  
9
K1  
K2  
K3  
6
Q
2
VDD = 14  
VSS = 7  
NC = 1  
RESET  
CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.  
File Number 3331  
1-888-INTERSIL or 321-724-7143 | Copyright © Intersil Corporation 1999  
7-1094  
1234567...10

中文翻译

下载PDF

与CD4095BDMSR相关器件

型号 品牌 获取价格 描述 数据表
CD4095BE ETC

获取价格

 		Logic IC
CD4095BE98 RENESAS

获取价格

 		CD4095BE98
CD4095BEX RENESAS

获取价格

 		IC,FLIP-FLOP,SINGLE,J/K TYPE,CMOS,DIP,14PIN,PLASTIC
CD4095BEX98 RENESAS

获取价格

 		CD4095BEX98
CD4095BF ROCHESTER

获取价格

 		4000/14000/40000 SERIES, POSITIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP
CD4095BF RENESAS

获取价格

 		IC,FLIP-FLOP,SINGLE,J/K TYPE,CMOS,DIP,14PIN,CERAMIC
CD4095BF3A ROCHESTER

获取价格

 		4000/14000/40000 SERIES, POSITIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP
CD4095BFMSH RENESAS

获取价格

 		IC,FLIP-FLOP,SINGLE,J/K TYPE,CMOS, RAD HARD,DIP,14PIN,CERAMIC
CD4095BFMSR RENESAS

获取价格

 		4000/14000/40000 SERIES, POSITIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP
CD4095BFX RENESAS

获取价格

 		IC,FLIP-FLOP,SINGLE,J/K TYPE,CMOS,DIP,14PIN,CERAMIC

与CD4095BDMSR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证