Datasheet > AS8SLC512K32Q1-15L/IT

AS8SLC512K32Q1-15L/IT

更新时间： 2024-02-28 07:42:27

品牌	Logo	应用领域
AUSTIN		存储静态存储器
页数	文件大小	规格书
12页	232K
描述
512K x 32 SRAM SRAM Memory Array MCM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AS8SLC512K32Q1-15L/IT 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	QFP, QFP68,.99SQ,50	针数：	68
Reach Compliance Code：	compliant	ECCN代码：	3A001.A.2.C
HTS代码：	8542.32.00.41	风险等级：	5.09
最长访问时间：	15 ns	I/O 类型：	COMMON
JESD-30 代码：	S-CQFP-G68	JESD-609代码：	e0
长度：	22.352 mm	内存密度：	16777216 bit
内存集成电路类型：	SRAM MODULE	内存宽度：	32
功能数量：	1	端子数量：	68
字数：	524288 words	字数代码：	512000
工作模式：	ASYNCHRONOUS	最高工作温度：	125 °C
最低工作温度：	-55 °C	组织：	512KX32
输出特性：	3-STATE	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	QFP	封装等效代码：	QFP68,.99SQ,50
封装形状：	SQUARE	封装形式：	FLATPACK
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	3.3 V	认证状态：	Not Qualified
座面最大高度：	4.9784 mm	最大待机电流：	0.036 A
最小待机电流：	2 V	子类别：	SRAMs
最大压摆率：	0.2 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	MILITARY	端子面层：	TIN LEAD
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	22.352 mm	Base Number Matches：	1

AS8SLC512K32Q1-15L/IT 数据手册

浏览型号AS8SLC512K32Q1-15L/IT的Datasheet PDF文件第2页

浏览型号AS8SLC512K32Q1-15L/IT的Datasheet PDF文件第3页

浏览型号AS8SLC512K32Q1-15L/IT的Datasheet PDF文件第4页

浏览型号AS8SLC512K32Q1-15L/IT的Datasheet PDF文件第6页

浏览型号AS8SLC512K32Q1-15L/IT的Datasheet PDF文件第7页

浏览型号AS8SLC512K32Q1-15L/IT的Datasheet PDF文件第8页

SRAM

AS8SLC512K32

Austin Semiconductor, Inc.

LOW POWER CHARACTERISTICS (L Version Only)

DESCRIPTION

CONDITIONS

SYMBOL

MIN

MAX

UNITS

NOTES

V_CCfor Retention Data

V_DR

All Inputs @ Vcc + 0.2V

or Vss + 0.2V,

_CC= 2V

_CC= 3V

I_CCDR

Data Retention Current

CS\ = Vcc + 0.2V

Chip Deselect to Data

Retention Time

CDR

Operation Recovery Time

4, 11

LOW V_CCDATA RETENTION WAVEFORM

DATA RETENTION MODE

V_CC

4.5V

V_DR> 2V

^tCDR

^tR

V_DR

CS\ 1-4

NOTES

1. All voltages referenced to V_SS(GND).

2. Worst case address switching.

7. At any given temperature and voltage condition,

t_HZCS, is less than t_LZCS, and t_HZWEis less than t_LZWE

3. ICC is dependent on output loading and cycle rates.

8. WE\ is HIGH for READ cycle.

9. Device is continuously selected. Chip selects and

output enable are held in their active state.

10. Address valid prior to or coincident with latest

occurring chip enable.

11. t_RC= READ cycle time.

12. Chip enable (CS\) and write enable (WE\) can initiate

and terminate a WRITE cycle.

HZ.

unloaded, and f=

RC(MIN)

The specified value applies with the outputs

4. This parameter guaranteed but not tested.

5. Test conditions as specified with output loading as

shown in Fig. 1 & 2 unless otherwise noted.

6. t_HZCS, t_HZOEand t_HZWEare specified with C_L= 5pF as in

Fig. 2. Transition is measured +/- 200 mV typical from

steady state voltage, allowing for actual tester RC time

constant.

13. I_CCis for full 32 bit mode.

Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.

AS8SLC512K32

Rev. 2.5 5/09

1 2 3 456 7 8...12

下载PDF

与AS8SLC512K32Q1-15L/IT相关器件

型号	品牌	描述	获取价格	数据表
AS8SLC512K32Q1-15L/XT	AUSTIN	512K x 32 SRAM SRAM Memory Array MCM	获取价格
AS8SLC512K32Q1-15L/XT	MICROSS	SRAM Module, 512KX32, 15ns, CMOS, CQFP68, CERAMIC, QFP-68	获取价格
AS8SLC512K32Q1-17/883C	MICROSS	SRAM Module, 512KX32, 17ns, CMOS, CQFP68, CERAMIC, QFP-68	获取价格
AS8SLC512K32Q1-17/IT	MICROSS	SRAM Module, 512KX32, 17ns, CMOS, CQFP68, CERAMIC, QFP-68	获取价格
AS8SLC512K32Q1-17/XT	MICROSS	SRAM Module, 512KX32, 17ns, CMOS, CQFP68, CERAMIC, QFP-68	获取价格
AS8SLC512K32Q1-17L/883C	AUSTIN	512K x 32 SRAM SRAM Memory Array MCM	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

AS8SLC512K32Q1-15L/IT

AS8SLC512K32Q1-15L/IT 技术参数

AS8SLC512K32Q1-15L/IT 数据手册

与AS8SLC512K32Q1-15L/IT相关器件

与AS8SLC512K32Q1-15L/IT相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

AS8SLC512K32Q1-15L/IT

AS8SLC512K32Q1-15L/IT 技术参数

AS8SLC512K32Q1-15L/IT 数据手册

与AS8SLC512K32Q1-15L/IT相关器件

与AS8SLC512K32Q1-15L/IT相关文章

您还可以找

您在本页遇到什么问题？