Datasheet > 9DB801GLFT

9DB801GLFT

更新时间： 2024-02-26 23:59:46

品牌	Logo	应用领域
艾迪悌 - IDT		光电二极管
页数	文件大小	规格书
18页	178K
描述
Clock Driver, PDSO48

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

9DB801GLFT 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TSSOP, TSSOP48,.3,20	Reach Compliance Code：	compliant
风险等级：	5.84	JESD-30 代码：	R-PDSO-G48
JESD-609代码：	e3	湿度敏感等级：	1
端子数量：	48	最高工作温度：	70 °C
最低工作温度：		封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP48,.3,20
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
电源：	3.3 V	认证状态：	Not Qualified
子类别：	Clock Drivers	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.5 mm	端子位置：	DUAL
Base Number Matches：	1

9DB801GLFT 数据手册

Integrated

Circuit

ICS9DB801

Systems, Inc.

Pin Desription for OE_INV = 1

PIN #

PIN NAME

PIN TYPE

DESCRIPTION

Active low Input for determining SRC output frequency SRC or

SRC/2.

SRC_DIV#

0 = SRC/2, 1= SRC

VDD

GND

SRC_IN

SRC_IN#

PWR

Power supply, nominal 3.3V

Ground pin.

0.7 V Differential SRC TRUE input

0.7 V Differential SRC COMPLEMENTARY input

Active low input for enabling DIF pair 0.

1 = tri-state outputs, 0 = enable outputs

Active low input for enabling DIF pair 3.

1 = tri-state outputs, 0 = enable outputs

0.7V differential true clock outputs

0.7V differential complement clock outputs

Ground pin.

OE0#

OE3#

DIF_0

DIF_0#

OUT

PWR

OUT

10 GND

11 VDD

12 DIF_1

13 DIF_1#

Power supply, nominal 3.3V

0.7V differential true clock outputs

0.7V differential complement clock outputs

Active low input for enabling DIF pair 1.

1 = tri-state outputs, 0 = enable outputs

Active low input for enabling DIF pair 2.

1 = tri-state outputs, 0 = enable outputs

0.7V differential true clock outputs

0.7V differential complement clock outputs

Ground pin.

14 OE1#

15 OE2#

16 DIF_2

17 DIF_2#

18 GND

19 VDD

20 DIF_3

21 DIF_3#

OUT

PWR

OUT

Power supply, nominal 3.3V

0.7V differential true clock outputs

0.7V differential complement clock outputs

Input to select Bypass(fan-out) or PLL (ZDB) mode

0 = Bypass mode, 1= PLL mode

Clock pin of SMBus circuitry, 5V tolerant.

Data pin for SMBus circuitry, 5V tolerant.

22 BYPASS#/PLL

23 SCLK

24 SDATA

I/O

1015A—04/08/05

1 2 345 6 7...18

下载PDF

与9DB801GLFT相关器件

型号	品牌	描述	获取价格	数据表
9DB801GT	IDT	Clock Driver, PDSO48	获取价格
9DB803	RENESAS	8-output Differential Buffer for PCIe Gen2	获取价格
9DB803DF	IDT	PLL Based Clock Driver, 9DB Series, 16 True Output(s), 0 Inverted Output(s), PDSO48, MO-11	获取价格
9DB803DFT	IDT	PLL Based Clock Driver, 9DB Series, 8 True Output(s), 0 Inverted Output(s), PDSO48, MO-118	获取价格
9DB803DG	IDT	PLL Based Clock Driver, 9DB Series, 16 True Output(s), 0 Inverted Output(s), PDSO48, 0.240	获取价格
9DB803DGT	IDT	PLL Based Clock Driver, 9DB Series, 8 True Output(s), 0 Inverted Output(s), PDSO48, 6.10 M	获取价格