Datasheet > 8430BY-71T

8430BY-71T

更新时间： 2024-01-21 22:56:40

品牌	Logo	应用领域
艾迪悌 - IDT		时钟外围集成电路晶体
页数	文件大小	规格书
19页	809K
描述
Clock Generator, 700MHz, CMOS, PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, MS-026, LQFP-32

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

8430BY-71T 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	LQFP, QFP32,.35SQ,32	针数：	32
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.18
JESD-30 代码：	S-PQFP-G32	JESD-609代码：	e0
长度：	7 mm	湿度敏感等级：	3
端子数量：	32	最高工作温度：	70 °C
最低工作温度：		最大输出时钟频率：	700 MHz
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装等效代码：	QFP32,.35SQ,32	封装形状：	SQUARE
封装形式：	FLATPACK, LOW PROFILE	峰值回流温度（摄氏度）：	225
电源：	3.3 V	主时钟/晶体标称频率：	27 MHz
认证状态：	Not Qualified	座面最大高度：	1.6 mm
子类别：	Clock Generators	最大压摆率：	140 mA
最大供电电压：	3.465 V	最小供电电压：	3.135 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	20	宽度：	7 mm
uPs/uCs/外围集成电路类型：	CLOCK GENERATOR, OTHER	Base Number Matches：	1

8430BY-71T 数据手册

ICS8430B-71

700MHZ, CRYSTAL INTERFACE/LVCMOS-TO-3.3V LVPECL FREQUENCY SYNTHESIZER

TABLE 5. INPUT CHARACTERISTICS, V_CC= V_CCA= V_CCO= 3.3V 5%, TA = 0°C TO 70°C

Symbol Parameter

Test Conditions

Minimum Typical Maximum Units

TEST_CLK; NOTE 1

MHz

XTAL_IN, XTAL_OUT;

NOTE 1

f_IN

Input Frequency

MHz

S_CLOCK

MHz

t_{r_input}

Input Rise Time TEST_CLK

NOTE 1: For the input crystal and reference frequency range, the M value must be set for the VCO to operate within the

250MHz to 700MHz range. Using the minimum input frequency of 12MHz, valid values of M are 167 ≤ M ≤ 466.

Using the maximum frequency of 27MHz, valid values of M are 75 ≤ M ≤ 207.

TABLE 6. CRYSTAL CHARACTERISTICS

Parameter

Test Conditions

Minimum Typical Maximum

Units

Mode of Oscillation

Frequency

Fundamental

MHz

Ω

Equivalent Series Resistance (ESR)

Shunt Capacitance

Drive Level

TABLE 7. AC CHARACTERISTICS, V_CC= V_CCA= V_CCO= 3.3V 5%, TA = 0°C TO 70°C

Symbol Parameter

Test Conditions

Minimum Typical Maximum Units

F_MAX

Output Frequency

700

MHz

fOUT > 87.5MHz

tjit(cc)

Cycle-to-Cycle Jitter; NOTE 1, 3

fOUT ≤ 87.5MHz

tjit(per)

tsk(o)

t_R/ t_F

Period Jitter, RMS; NOTE 1

Output Skew; NOTE 2, 3

Output Rise/Fall Time

700

20% to 80%

200

M, N to nP_LOAD

t_S

Setup Time S_DATA to S_CLOCK

S_CLOCK to S_LOAD

M, N to nP_LOAD

t_H

Hold Time

S_DATA to S_CLOCK

S_CLOCK to S_LOAD

N ≠ div-by-1

N = div-by-1, fOUT ≤ 400MHz

N = div-by-1,

400MHz < fOUT ≤ 630MHz

odc

Output Duty Cycle

PLL Lock Time

t_LOCK

See Parameter Measurement Information section.

NOTE 1: Jitter performance using XTAL inputs.

NOTE 2: Defined as skew between outputs at the same supply voltage and with equal load conditions.

Measured at the output differential cross points.

NOTE 3: This parameter is defined in accordance with JEDEC Standard 65.

IDT^™/ ICS^™700MHZ, 3.3V LVPECL FREQUENCY SYNTHESIZER

ICS8430B-71 REV A NOVEMBER 20, 2006

1...3 4 567 8 9...19

下载PDF

与8430BY-71T相关器件

型号	品牌	描述	获取价格	数据表
8430BYI-71	IDT	PLL/Frequency Synthesis Circuit	获取价格
8430BYI-71LF	IDT	Clock Generator, 700MHz, PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, ROHS COMPLIANT, MS-026BBA, LQFP	获取价格
8430BYI-71LFT	IDT	Clock Generator, 700MHz, PQFP32, 7 X 7 MM, 1.40 MM HEIGHT, ROHS COMPLIANT, MS-026BBA, LQFP	获取价格
8430BYI-71T	IDT	PLL/Frequency Synthesis Circuit	获取价格
8430DY-111	IDT	Clock Driver, 8430 Series, 2 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40	获取价格
8430DY-111LF	IDT	Clock Driver, 8430 Series, 2 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40	获取价格

与8430BY-71T相关文章

PCF8574资料解读：主要参数分析、引脚说明
2024-05-21

1
AD637数据手册解读：主要特性、引脚及其功能解读、电气参数
2024-05-21

3
ADUM1201资料手册解读：参数分析、引脚说明、应用分析
2024-05-21

3
一文带你了解压敏电阻器在直流电路中的过压保护作用
2024-05-21

2

产品中心

服务支持

精选活动

关于我们

帮助中心

8430BY-71T

8430BY-71T 技术参数

8430BY-71T 数据手册

与8430BY-71T相关器件

与8430BY-71T相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

8430BY-71T

8430BY-71T 技术参数

8430BY-71T 数据手册

与8430BY-71T相关器件

与8430BY-71T相关文章

您还可以找

您在本页遇到什么问题？