5秒后页面跳转
8102405VA PDF预览

8102405VA

更新时间: 2024-01-04 06:29:22
品牌 Logo 应用领域
瑞萨 - RENESAS 静态存储器内存集成电路
页数 文件大小 规格书
8页 92K
描述
4KX1 STANDARD SRAM, 320ns, CDIP18

8102405VA 技术参数

生命周期:Obsolete包装说明:,
Reach Compliance Code:unknownECCN代码:3A001.A.2.C
HTS代码:8542.32.00.41风险等级:5.83
最长访问时间:120 ns内存密度:4096 bit
内存集成电路类型:STANDARD SRAM内存宽度:1
功能数量:1端子数量:18
字数:4096 words字数代码:4000
工作模式:ASYNCHRONOUS最高工作温度:125 °C
最低工作温度:-55 °C组织:4KX1
封装主体材料:CERAMIC, GLASS-SEALED封装形式:IN-LINE
并行/串行:PARALLEL认证状态:Not Qualified
最大供电电压 (Vsup):5.5 V最小供电电压 (Vsup):4.5 V
标称供电电压 (Vsup):5 V技术:CMOS
温度等级:MILITARY端子位置:DUAL

8102405VA 数据手册

 浏览型号8102405VA的Datasheet PDF文件第1页浏览型号8102405VA的Datasheet PDF文件第3页浏览型号8102405VA的Datasheet PDF文件第4页浏览型号8102405VA的Datasheet PDF文件第5页浏览型号8102405VA的Datasheet PDF文件第6页浏览型号8102405VA的Datasheet PDF文件第7页 
HM-6504  
Functional Diagram  
LSB  
A
A
A8  
A7  
A6  
A0  
A1  
A2  
6
6
LATCHED  
ADDRESS  
REGISTER  
GATED  
64 x 64  
ROW  
MATRIX  
64  
DECODER  
L
G
64  
G
Q
GATED COLUMN  
DECODER AND  
DATA I/O  
D
Q
D
Q
D
LATCH  
L
LATCH  
L
A
A
D
Q
Q
W
LATCH  
L
6
6
A
A
LATCHED  
ADDRESS  
REGISTER  
E
L
L
D
LATCH  
LSB A11 A5 A4 A3 A9 A10  
NOTES:  
13. All lines active high-positive logic.  
14. Three-state Buffers: A high output active.  
15. Control and Data Latches: L low Q = D and Q latches on rising edge of L.  
16. Address Latches: Latch on falling edge of E.  
17. Gated Decoders: Gate on rising edge of G.  
127  

与8102405VA相关器件

型号 品牌 描述 获取价格 数据表
8102405XA ETC x1 SRAM

获取价格

8102406VA INTERSIL 1024 x 4 CMOS RAM

获取价格

8102406XA ETC x4 SRAM

获取价格

8102407YA ETC x1 SRAM

获取价格

8102408VA ETC x1 SRAM

获取价格

8102409VA ETC x1 SRAM

获取价格