Datasheet > 74LVX573M

74LVX573M

更新时间： 2024-02-05 20:52:47

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		锁存器逻辑集成电路光电二极管输入元件驱动
页数	文件大小	规格书
13页	303K
描述
LOW VOLTAGE CMOS OCTAL D-TYPE LATCH (3-STATE NON INV.) WITH 5V TOLERANT INPUTS

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVX573M 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	TSSOP	包装说明：	TSSOP, TSSOP20,.25
针数：	20	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.14
系列：	LV/LV-A/LVX/H	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e4	长度：	6.5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUS DRIVER
最大I（ol）：	0.004 A	湿度敏感等级：	3
位数：	8	功能数量：	1
端口数量：	2	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-55 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP20,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
电源：	3.3 V	Prop。Delay @ Nom-Sup：	14.5 ns
传播延迟（tpd）：	22 ns	认证状态：	Not Qualified
座面最大高度：	1.2 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	2.7 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
宽度：	4.4 mm	Base Number Matches：	1

74LVX573M 数据手册

74LVX573

LOW VOLTAGE CMOS OCTAL D-TYPE LATCH

(3-STATE NON INV.) WITH 5V TOLERANT INPUTS

■

HIGH SPEED:

=6.4ns (TYP.) at V = 3.3V

■

5V TOLERANT INPUTS

POWER-DOWN PROTECTION ON INPUTS

INPUT VOLTAGE LEVEL:

= 0.8V, V = 2V at V =3V

IH CC

SOP

TSSOP

■

LOW POWER DISSIPATION:

= 4 µA (MAX.) at T =25°C

LOW NOISE:

= 0.3V (TYP.) at V =3.3V

Table 1: Order Codes

PACKAGE

OLP

SYMMETRICAL OUTPUT IMPEDANCE:

|I | = I = 4 mA (MIN) at V = 3V

T & R

SOP

74LVX573MTR

74LVX573TTR

BALANCED PROPAGATION DELAYS:

TSSOP

PLH

PHL

OPERATING VOLTAGE RANGE:

(OPR) = 2V to 3.6V (1.2V Data Retention)

When the LE is taken low, the Q outputs will be

latched precisely at the logic level of D input data.

While the (OE) input is low, the 8 outputs will be in

a normal logic state (high or low logic level) and

while high level the outputs will be in a high

impedance state.

Power down protection is provided on all inputs

and 0 to 7V can be accepted on inputs with no

regard to the supply voltage.

This device can be used to interface 5V to 3V. It

combines high speed performance with the true

CMOS low power consumption.

All inputs and outputs are equipped with

protection circuits against static discharge, giving

them 2KV ESD immunity and transient excess

voltage.

PIN AND FUNCTION COMPATIBLE WITH

74 SERIES 573

IMPROVED LATCH-UP IMMUNITY

DESCRIPTION

The 74LVX573 is a low voltage CMOS OCTAL

D-TYPE LATCH with 3 STATE OUTPUT NON

INVERTING fabricated with sub-micron silicon

gate and double-layer metal wiring C MOS

technology. It is ideal for low power, battery

operated and low noise 3.3V applications.

This 8 bit D-Type latch is controlled by a latch

enable input (LE) and an output enable input (OE).

While the LE input is held at a high level, the Q

outputs will follow the data input precisely.

Figure 1: Pin Connection And IEC Logic Symbols

Rev. 4

1/13

August 2004

12 3 4 5 6 7...13

下载PDF

与74LVX573M相关器件

型号	品牌	描述	获取价格	数据表
74LVX573MTC	FAIRCHILD	Low Voltage Octal Latch with 3-STATE Outputs	获取价格
74LVX573MTC	ONSEMI	具有三态输出的低压八路锁存	获取价格
74LVX573MTCX	FAIRCHILD	Low Voltage Octal Latch with 3-STATE Outputs	获取价格
74LVX573MTCX	ONSEMI	具有三态输出的低压八路锁存	获取价格
74LVX573MTCX_NL	FAIRCHILD	Bus Driver, LV/LV-A/LVX/H Series, 1-Func, 8-Bit, True Output, CMOS, PDSO20, 4.40 MM, MO-15	获取价格
74LVX573MTR	STMICROELECTRONICS	LOW VOLTAGE CMOS OCTAL D-TYPE LATCH (3-STATE NON INV.) WITH 5V TOLERANT INPUTS	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVX573M

74LVX573M 技术参数

74LVX573M 数据手册

与74LVX573M相关器件

与74LVX573M相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVX573M

74LVX573M 技术参数

74LVX573M 数据手册

与74LVX573M相关器件

与74LVX573M相关文章

您还可以找

您在本页遇到什么问题？