5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 栅极> 74LVQ00
74LVQ00 PDF预览

74LVQ00

更新时间： 2024-02-23 23:04:55
品牌 Logo 应用领域
飞兆/仙童 - FAIRCHILD 栅
页数 文件大小 规格书
5页 56K
描述
Low Voltage Quad 2-Input NAND Gate

阅读下载

获取价格

74LVQ00 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：TSSOP包装说明：TSSOP, TSSOP14,.25
针数：14Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.78
Is Samacsys：N系列：LVQ
JESD-30 代码：R-PDSO-G14JESD-609代码：e0
长度：5 mm负载电容（CL）：50 pF
逻辑集成电路类型：NAND GATE最大I（ol）：0.024 A
功能数量：4输入次数：2
端子数量：14最高工作温度：125 °C
最低工作温度：-55 °C封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：TSSOP14,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：NOT SPECIFIED电源：3.3 V
Prop。Delay @ Nom-Sup：9 ns传播延迟（tpd）：14 ns
认证状态：Not Qualified施密特触发器：NO
座面最大高度：1.2 mm子类别：Gates
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：2.7 V表面贴装：YES
技术：CMOS温度等级：MILITARY
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：4.4 mm
Base Number Matches：1

74LVQ00 数据手册

 浏览型号74LVQ00的Datasheet PDF文件第1页浏览型号74LVQ00的Datasheet PDF文件第3页浏览型号74LVQ00的Datasheet PDF文件第4页浏览型号74LVQ00的Datasheet PDF文件第5页 
Absolute Maximum Ratings(Note 1)  
Recommended Operating  
Conditions (Note 2)  
Supply Voltage (VCC  
)
−0.5V to +7.0V  
DC Input Diode Current (IIK  
VI = −0.5V  
)
Supply Voltage (VCC  
)
2.0V to 3.6V  
0V to VCC  
−20 mA  
+20 mA  
Input Voltage (VI)  
VI = VCC + 0.5V  
Output Voltage (VO)  
0V to VCC  
DC Input Voltage (VI)  
−0.5V to VCC + 0.5V  
Operating Temperature (TA)  
−40°C to +85°C  
DC Output Diode Current (IOK  
)
Minimum Input Edge Rate (∆V/∆t)  
V
O = −0.5V  
−20 mA  
+20 mA  
V
IN from 0.8V to 2.0V  
VO = VCC + 0.5V  
VCC @ 3.0V  
125 mV/ns  
Note 1: The “Absolute Maximum Ratings” are those values beyond which  
the safety of the device cannot be guaranteed. The device should not be  
operated at these limits. The parametric values defined in the Electrical  
Characteristics tables are not guaranteed at the absolute maximum ratings.  
The “Recommended Operating Conditions” table will define the conditions  
for actual device operation.  
DC Output Voltage (VO)  
−0.5V to VCC + 0.5V  
±50 mA  
DC Output Source or Sink Current (IO)  
DC VCC or Ground Current  
(ICC or IGND  
Storage Temperature (TSTG  
DC Latch-Up Source or Sink Current  
)
±200 mA  
−65°C to +150°C  
±100 mA  
Note 2: Unused inputs must be held HIGH or LOW. They may not float.  
)
DC Electrical Characteristics  
VCC  
T
A = +25°C  
TA = −40°C to +85°C  
Symbol  
VIH  
Parameter  
Units  
Conditions  
(V)  
Typ  
Guaranteed Limits  
Minimum High Level  
Input Voltage  
V
OUT = 0.1V  
3.0  
1.5  
2.0  
2.0  
V
V
or VCC − 0.1V  
VIL  
Maximum Low Level  
Input Voltage  
V
OUT = 0.1V  
3.0  
3.0  
3.0  
3.0  
3.0  
1.5  
0.8  
2.9  
0.8  
2.9  
or VCC − 0.1V  
IOUT = −50 µA  
VOH  
Minimum High Level  
Output Voltage  
2.99  
V
V
VIN = VIL or VIH  
2.58  
0.1  
2.48  
0.1  
I
I
OH = −12 mA (Note 3)  
OUT = 50 µA  
VOL  
Maximum Low Level  
Output Voltage  
0.002  
V
IN = VIL or VIH  
0.36  
0.44  
I
OL = 12 mA (Note 3)  
IIN  
Maximum Input  
3.6  
±0.1  
±1.0  
µA  
mA  
µA  
V
VI = VCC, GND  
Leakage Current  
IOLD  
IOHD  
ICC  
Minimum Dynamic  
Output Current (Note 4)  
Maximum Quiescent  
Supply Current  
3.6  
3.6  
36  
V
V
V
OLD = 0.8V Max (Note 5)  
OHD = 2.0V Min (Note 5)  
IN = VCC  
−25  
3.6  
3.3  
3.3  
3.3  
3.3  
2.0  
1.0  
20.0  
or GND  
VOLP  
VOLV  
VIHD  
VILD  
Quiet Output  
0.6  
−0.5  
1.5  
(Note 6)(Note 7)  
Maximum Dynamic VOL  
Quiet Output  
−1.0  
2.0  
V
(Note 6)(Note 7)  
(Note 6)(Note 8)  
(Note 6)(Note 8)  
Minimum Dynamic VOL  
Maximum High Level  
Dynamic Input Voltage  
Maximum Low Level  
Dynamic Input Voltage  
V
1.5  
0.8  
V
Note 3: All outputs loaded; thresholds on input associated with output under test.  
Note 4: Maximum test duration 2.0 ms, one output loaded at a time.  
Note 5: Incident wave switching on transmission lines with impedances as low as 75Ω for commercial temperature range is guaranteed for 74LVQ.  
Note 6: Worst case package.  
Note 7: Max number of outputs defined as (n). Data inputs are driven 0V to 3.3V; one output at GND.  
Note 8: Max number of Data Inputs (n) switching. (n − 1) inputs switching 0V to 3.3V. Input-under-test switching: 3.3V to threshold (VILD), 0V to threshold  
(VIHD), f = 1 MHz.  
www.fairchildsemi.com  
2
12345

下载PDF

与74LVQ00相关器件

型号 品牌 描述 获取价格 数据表
74LVQ00_04 STMICROELECTRONICS LOW VOLTAGE CMOS QUAD 2-INPUT NAND GATE

获取价格
74LVQ00M STMICROELECTRONICS QUAD 2-INPUT NAND GATE

获取价格
74LVQ00MTR STMICROELECTRONICS LOW VOLTAGE CMOS QUAD 2-INPUT NAND GATE

获取价格
74LVQ00PC TI LVQ SERIES, QUAD 2-INPUT NAND GATE, PDIP14, PLASTIC, DIP-14

获取价格
74LVQ00SC FAIRCHILD Low Voltage Quad 2-Input NAND Gate

获取价格
74LVQ00SCX FAIRCHILD Low Voltage Quad 2-Input NAND Gate

获取价格

与74LVQ00相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证