Datasheet > 74LVC2G86DP-Q100

74LVC2G86DP-Q100

更新时间： 2023-09-03 20:35:46

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路石英晶振
页数	文件大小	规格书
12页	215K
描述
Dual 2-input EXCLUSIVE-OR gateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC2G86DP-Q100 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	TSSOP	包装说明：	3 MM, PLASTIC, SOT505-2, TSSOP-8
针数：	8	Reach Compliance Code：	compliant
风险等级：	5.76	Is Samacsys：	N
Base Number Matches：	1

74LVC2G86DP-Q100 数据手册

74LVC2G86-Q100

Dual 2-input EXCLUSIVE-OR gate

Rev. 3 — 15 March 2022

Product data sheet

1. General description

The 74LVC2G86-Q100 is a dual 2-input EXCLUSIVE-OR gate. Inputs can be driven from either

3.3 V or 5 V devices. This feature allows the use of these devices as translators in mixed 3.3 V and

5 V environments.

Schmitt-trigger action at all inputs makes the circuit tolerant of slower input rise and fall times. This

device is fully specified for partial power down applications using I_OFF. The I_OFFcircuitry disables

the output, preventing the potentially damaging backflow current through the device when it is

powered down.

This product has been qualified to the Automotive Electronics Council (AEC) standard Q100

(Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

•

Automotive product qualification in accordance with AEC-Q100 (Grade 1)

Specified from -40 °C to +85 °C and from -40 °C to +125 °C

•

Wide supply voltage range from 1.65 V to 5.5 V

Overvoltage tolerant inputs to 5.5 V

High noise immunity

CMOS low-power dissipation

±24 mA output drive (V_CC= 3.0 V)

Latch-up performance exceeds 250 mA

Direct interface with TTL levels

I_OFFcircuitry provides partial Power-down mode operation

Complies with JEDEC standard:

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8B/JESD36 (2.7 V to 3.6 V)

•

ESD protection:

•

MIL-STD-883, method 3015 exceeds 2000 V

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V (C = 200 pF, R = 0 Ω)

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74LVC2G86DP-Q100 -40 °C to +125 °C

TSSOP8 plastic thin shrink small outline package; 8 leads;

body width 3 mm; lead length 0.5 mm

SOT505-2

74LVC2G86DC-Q100 -40 °C to +125 °C

VSSOP8 plastic very thin shrink small outline package;

8 leads; body width 2.3 mm

SOT765-1

12 3 4 5 6 7...12

中文翻译

下载PDF

与74LVC2G86DP-Q100相关器件

型号	品牌	获取价格	描述	数据表
74LVC2G86DP-Q100H	NXP	获取价格	74LVC2G86-Q100 - Dual 2-input EXCLUSIVE-OR gate TSSOP 8-Pin
74LVC2G86GF	NXP	获取价格	LVC/LCX/Z SERIES, DUAL 2-INPUT XOR GATE, PDSO8, 1.35 X 1 MM, 0.50 MM HEIGHT, MO-252, SOT-1
74LVC2G86GM	NXP	获取价格	Dual 2-input EXCLUSIVE-OR gate
74LVC2G86GM,125	NXP	获取价格	74LVC2G86 - Dual 2-input EXCLUSIVE-OR gate QFN 8-Pin
74LVC2G86GM-G	NXP	获取价格	Dual 2-input EXCLUSIVE-OR gate
74LVC2G86GN	NXP	获取价格	LVC/LCX/Z SERIES, DUAL 2-INPUT XOR GATE, PDSO8, 1.20 X 1 MM, 0.35 MM HEIGHT, SOT-1116, SON
74LVC2G86GN	NEXPERIA	获取价格	Dual 2-input EXCLUSIVE-OR gateProduction
74LVC2G86GS	NXP	获取价格	LVC/LCX/Z SERIES, DUAL 2-INPUT XOR GATE, PDSO8, 1.35 X 1 MM, 0.35 MM HEIGHT, 0.35 MM PITCH
74LVC2G86GS	NEXPERIA	获取价格	Dual 2-input EXCLUSIVE-OR gateProduction
74LVC2G86GT	NXP	获取价格	Dual 2-input exclusive-OR gate

与74LVC2G86DP-Q100相关文章

解析BAV99LT1G手册：参数分析、替换型号推荐
2024-06-26

1
解读BSS138PW数据手册：产品特性、电气参数及替换型号推荐
2024-06-26

2
CR2032资料手册解读：参数分析、替换型号推荐
2024-06-26

1
CDSOT23-SM712参数分析、替代型号推荐
2024-06-26

1

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G86DP-Q100

74LVC2G86DP-Q100 技术参数

74LVC2G86DP-Q100 数据手册

与74LVC2G86DP-Q100相关器件

与74LVC2G86DP-Q100相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G86DP-Q100

74LVC2G86DP-Q100 技术参数

74LVC2G86DP-Q100 数据手册

与74LVC2G86DP-Q100相关器件

与74LVC2G86DP-Q100相关文章

您还可以找

您在本页遇到什么问题？