Datasheet > 74LVC2G07GV-Q100,125

74LVC2G07GV-Q100,125

更新时间： 2024-01-10 22:22:40

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路
页数	文件大小	规格书
13页	98K
描述
Buffer, LVC/LCX/Z Series, 2-Func, 1-Input, CMOS, PDSO6

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC2G07GV-Q100,125 技术参数

生命周期：	Active	包装说明：	TSOP,
Reach Compliance Code：	unknown	风险等级：	5.57
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G6
长度：	2.9 mm	逻辑集成电路类型：	BUFFER
功能数量：	2	输入次数：	1
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出特性：	OPEN-DRAIN
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE
传播延迟（tpd）：	8.4 ns	筛选级别：	AEC-Q100
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子形式：	GULL WING
端子节距：	0.95 mm	端子位置：	DUAL
宽度：	1.5 mm	Base Number Matches：	1

74LVC2G07GV-Q100,125 数据手册

浏览型号74LVC2G07GV-Q100,125的Datasheet PDF文件第2页

浏览型号74LVC2G07GV-Q100,125的Datasheet PDF文件第3页

浏览型号74LVC2G07GV-Q100,125的Datasheet PDF文件第4页

浏览型号74LVC2G07GV-Q100,125的Datasheet PDF文件第5页

浏览型号74LVC2G07GV-Q100,125的Datasheet PDF文件第6页

浏览型号74LVC2G07GV-Q100,125的Datasheet PDF文件第7页

74LVC2G07-Q100

Buffers with open-drain outputs

Rev. 1 — 15 November 2013

Product data sheet

1. General description

The 74LVC2G07-Q100 provides two non-inverting buffers.

The output of this device is an open drain and can be connected to other open-drain

outputs to implement active-LOW wired-OR or active-HIGH wired-AND functions.

Inputs can be driven from either 3.3 V or 5 V devices. This feature allows the use of this

device in a mixed 3.3 V and 5 V environment.

Schmitt trigger action at all inputs makes the circuit tolerant for slower input rise and fall

time.

This device is fully specified for partial power-down applications using I_OFF. The I_OFF

circuitry disables the output, preventing the damaging backflow current through the device

when it is powered down.

This product has been qualified to the Automotive Electronics Council (AEC) standard

Q100 (Grade 1) and is suitable for use in automotive applications.

2. Features and benefits

 Automotive product qualification in accordance with AEC-Q100 (Grade 1)

 Specified from 40 C to +85 C and from 40 C to +125 C

 Wide supply voltage range from 1.65 V to 5.5 V

 5 V tolerant input/output for interfacing with 5 V logic

 High noise immunity

 Complies with JEDEC standard:

 JESD8-7 (1.65 V to 1.95 V)

 JESD8-5 (2.3 V to 2.7 V)

 JESD8-B/JESD36 (2.7 V to 3.6 V)

 24 mA output drive (V_CC= 3.0 V)

 CMOS low power consumption

 Latch-up performance exceeds 250 mA

 Direct interface with TTL levels

 Inputs accept voltages up to 5 V

 Multiple package options

 ESD protection:

 MIL-STD-883, method 3015 exceeds 2000 V

 HBM JESD22-A114F exceeds 2000 V

 MM JESD22-A115-A exceeds 200 V (C = 200 pf, R = 0 )

12 3 4 5 6 7...13

下载PDF

与74LVC2G07GV-Q100,125相关器件

型号	品牌	描述	获取价格	数据表
74LVC2G07GV-Q100H	NXP	74LVC2G07-Q100 - Buffers with open-drain outputs TSOP 6-Pin	获取价格
74LVC2G07GW	NXP	Buffers with open-drain outputs	获取价格
74LVC2G07GW	NEXPERIA	Buffers with open-drain outputsProduction	获取价格
74LVC2G07GW,125	NXP	74LVC2G07 - Buffers with open-drain outputs TSSOP 6-Pin	获取价格
74LVC2G07GW-Q100	NXP	IC LVC/LCX/Z SERIES, DUAL 1-INPUT NON-INVERT GATE, PDSO6, PLASTIC, SC-88, SOT-363, 6 PIN,	获取价格
74LVC2G07GW-Q100	NEXPERIA	Buffers with open-drain outputs	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G07GV-Q100,125

74LVC2G07GV-Q100,125 技术参数

74LVC2G07GV-Q100,125 数据手册

与74LVC2G07GV-Q100,125相关器件

与74LVC2G07GV-Q100,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC2G07GV-Q100,125

74LVC2G07GV-Q100,125 技术参数

74LVC2G07GV-Q100,125 数据手册

与74LVC2G07GV-Q100,125相关器件

与74LVC2G07GV-Q100,125相关文章

您还可以找

您在本页遇到什么问题？