Datasheet > 逻辑 > 栅极> 74HC32N

74HC32N

更新时间： 2024-01-26 11:21:55

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
6页	39K
描述
Quad 2-input OR gate

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74HC32N 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	TSSOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.58
系列：	HC/UH	JESD-30 代码：	R-PDSO-G14
JESD-609代码：	e4	长度：	5 mm
逻辑集成电路类型：	OR GATE	湿度敏感等级：	1
功能数量：	4	输入次数：	2
端子数量：	14	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	135 ns	座面最大高度：	1.1 mm
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
Base Number Matches：	1

74HC32N 数据手册

Philips Semiconductors

Product speciﬁcation

Quad 2-input OR gate

74HC/HCT32

DC CHARACTERISTICS FOR 74HC

For the DC characteristics see “74HC/HCT/HCU/HCMOS Logic Family Specifications”.

Output capability: standard

I_CCcategory: SSI

AC CHARACTERISTICS FOR 74HC

GND = 0 V; t_r= t_f= 6 ns; C_L= 50 pF

_amb(°C)

TEST CONDITIONS

74HC

SYMBOL

PARAMETER

UNIT

WAVEFORMS

V_CC

(V)

+25

−40 to +85 −40 to +125

min. typ. max. min. max. min. max.

t_PHL/ t_PLHpropagation delay

nA, nB to nY

115

135

2.0 Fig.7

4.5

6.0

_THL/ t_TLHoutput transition time

110

2.0 Fig.7

4.5

6.0

DC CHARACTERISTICS FOR 74HCT

For the DC characteristics see “74HC/HCT/HCU/HCMOS Logic Family Specifications”.

Output capability: standard

I_CCcategory: SSI

Note to HCT types

The value of additional quiescent supply current (∆I_CC) for a unit load of 1 is given in the family specifications.

To determine ∆I_CCper input, multiply this value by the unit load coefficient shown in the table below.

INPUT

UNIT LOAD COEFFICIENT

nA, nB

1.20

AC CHARACTERISTICS FOR 74HCT

GND = 0 V; t_r= t_f= 6 ns; C_L= 50 pF

_amb(°C)

TEST CONDITIONS

V_CC

74HCT

SYMBOL

PARAMETER

UNIT

WAVEFORMS

(V)

+25

−40 to +85 −40 to +125

min. typ. max. min. max. min. max.

t_PHL/ t_PLHpropagation delay

nA, nB to nY

4.5 Fig.7

_THL/ t_TLHoutput transition time

December 1990

1 2 3 456

下载PDF

与74HC32N相关器件

型号	品牌	描述	获取价格	数据表
74HC32N,652	NXP	74HC32N	获取价格
74HC32PW	NXP	Quad 2-input OR gate	获取价格
74HC32PW	NEXPERIA	Quad 2-input OR gateProduction	获取价格
74HC32PW,118	NXP	74HC(T)32 - Quad 2-input OR gate TSSOP 14-Pin	获取价格
74HC32PW-Q100	NEXPERIA	Quad 2-input OR gate	获取价格
74HC32PW-Q100,118	NXP	74HC(T)32-Q100 - Quad 2-input OR gate TSSOP 14-Pin	获取价格