Datasheet > 74AUP1G38GW,125

74AUP1G38GW,125

更新时间： 2024-01-23 00:36:54

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路
页数	文件大小	规格书
15页	74K
描述
74AUP1G38 - Low-power 2-input NAND-gate (open drain) TSSOP 5-Pin

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G38GW,125 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	TSSOP	包装说明：	ROHS COMPLIANT, PLASTIC, MO-203, SOT-353, SC-88, TSSOP-5
针数：	5	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.58
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-G5
JESD-609代码：	e3	长度：	2 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	NAND GATE
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	1	输入次数：	2
端子数量：	5	最高工作温度：	125 °C
最低工作温度：	-40 °C	输出特性：	OPEN-DRAIN
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP5/6,.08	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	1.2/3.3 V
Prop。Delay @ Nom-Sup：	24 ns	传播延迟（tpd）：	24 ns
认证状态：	Not Qualified	施密特触发器：	NO
座面最大高度：	1.1 mm	子类别：	Gates
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	0.8 V
标称供电电压 (Vsup)：	1.2 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1.25 mm
Base Number Matches：	1

74AUP1G38GW,125 数据手册

74AUP1G38

Low-power 2-input NAND gate (open drain)

Rev. 03 — 22 June 2009

Product data sheet

1. General description

The 74AUP1G38 provides the single 2-input NAND gate with open-drain output. The

output of the device is an open drain and can be connected to other open-drain outputs to

implement active-LOW wired-OR or active-HIGH wired-AND functions.

Schmitt trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully speciﬁed for partial Power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backﬂow current through

the device when it is powered down.

2. Features

I Wide supply voltage range from 0.8 V to 3.6 V

I High noise immunity

I Complies with JEDEC standards:

N JESD8-12 (0.8 V to 1.3 V)

N JESD8-11 (0.9 V to 1.65 V)

N JESD8-7 (1.2 V to 1.95 V)

N JESD8-5 (1.8 V to 2.7 V)

N JESD8-B (2.7 V to 3.6 V)

I ESD protection:

N HBM JESD22-A114E Class 3A exceeds 5000 V

N MM JESD22-A115-A exceeds 200 V

N CDM JESD22-C101C exceeds 1000 V

I Low static power consumption; I_CC= 0.9 µA (maximum)

I Latch-up performance exceeds 100 mA per JESD 78 Class II

I Inputs accept voltages up to 3.6 V

I Low noise overshoot and undershoot < 10 % of V_CC

I I_OFFcircuitry provides partial Power-down mode operation

I Multiple package options

I Speciﬁed from −40 °C to +85 °C and −40 °C to +125 °C

12 3 4 5 6 7...15

下载PDF

与74AUP1G38GW,125相关器件

型号	品牌	描述	获取价格	数据表
74AUP1G38GW-G	NXP	暂无描述	获取价格
74AUP1G38GX	NEXPERIA	Low-power 2-input NAND gate (open drain)Production	获取价格
74AUP1G56	FAIRCHILD	TinyLogicÂ® Low Power Universal Configurable	获取价格
74AUP1G56FHX	ONSEMI	TinyLogic® 低功率通用可配置双输入逻辑门（漏极开路输出）	获取价格
74AUP1G56FHX	FAIRCHILD	TinyLogicÂ® Low Power Universal Configurable	获取价格
74AUP1G56L6X	FAIRCHILD	TinyLogicÂ® Low Power Universal Configurable	获取价格

与74AUP1G38GW,125相关文章

STM32H743技术深度剖析与应用案例探索
2024-05-30

18
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

17
74HC14芯片资料介绍：性能特性分析、引脚介绍
2024-05-30

14
LM1875芯片手册：功放参数分析、引脚说明、电路设计要点
2024-05-30

11

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G38GW,125

74AUP1G38GW,125 技术参数

74AUP1G38GW,125 数据手册

与74AUP1G38GW,125相关器件

与74AUP1G38GW,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G38GW,125

74AUP1G38GW,125 技术参数

74AUP1G38GW,125 数据手册

与74AUP1G38GW,125相关器件

与74AUP1G38GW,125相关文章

您还可以找

您在本页遇到什么问题？