Datasheet > 74AUP1G386GW

74AUP1G386GW

更新时间： 2024-01-18 23:53:26

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路石英晶振
页数	文件大小	规格书
16页	250K
描述
Low-power 3-input EXCLUSIVE-OR gateProduction

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G386GW 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Transferred	零件包装代码：	SOT-363
包装说明：	TSSOP, TSSOP6,.08	针数：	6
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.47	Is Samacsys：	N
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-G6
JESD-609代码：	e3	长度：	2 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	XOR GATE
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	1	输入次数：	3
端子数量：	6	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP6,.08
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	260
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	22.1 ns
传播延迟（tpd）：	22.1 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	1.1 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.8 V	标称供电电压 (Vsup)：	1.1 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Tin (Sn)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	1.25 mm	Base Number Matches：	1

74AUP1G386GW 数据手册

74AUP1G386

Low-power 3-input EXCLUSIVE-OR gate

Rev. 8 — 21 January 2022

Product data sheet

1. General description

The 74AUP1G386 is a single 3-input EXCLUSIVE-OR gate. Schmitt-trigger action at all inputs

makes the circuit tolerant of slower input rise and fall times. This device ensures very low static

and dynamic power consumption across the entire V_CCrange from 0.8 V to 3.6 V. This device is

fully specified for partial power down applications using I_OFF. The I_OFFcircuitry disables the output,

preventing the potentially damaging backflow current through the device when it is powered down.

2. Features and benefits

•

Wide supply voltage range from 0.8 V to 3.6 V

•

CMOS low power dissipation

High noise immunity

Overvoltage tolerant inputs to 3.6 V

Low static power consumption; I_CC= 0.9 μA (maximum)

Low noise overshoot and undershoot < 10 % of V_CC

I_OFFcircuitry provides partial Power-down mode operation

Latch-up performance exceeds 100 mA per JESD 78 Class II

Complies with JEDEC standards:

•

JESD8-12 (0.8 V to 1.3 V)

JESD8-11 (0.9 V to 1.65 V)

JESD8-7 (1.2 V to 1.95 V)

JESD8-5 (1.8 V to 2.7 V)

JESD8-B (2.7 V to 3.6 V)

•

ESD protection:

•

HBM JESD22-A114F Class 3A exceeds 5000 V

MM JESD22-A115-A exceeds 200 V

CDM JESD22-C101E exceeds 1000 V

•

Multiple package options

Specified from -40 °C to +85 °C and -40 °C to +125 °C

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74AUP1G386GW

74AUP1G386GM

74AUP1G386GN

74AUP1G386GS

-40 °C to +125 °C

TSSOP6

plastic thin shrink small outline package; 6 leads;

body width 1.25 mm

SOT363-2

XSON6

plastic extremely thin small outline package; no leads; SOT886

6 terminals; body 1 × 1.45 × 0.5 mm

extremely thin small outline package; no leads;

6 terminals; body 0.9 × 1.0 × 0.35 mm

SOT1115

extremely thin small outline package; no leads;

6 terminals; body 1.0 × 1.0 × 0.35 mm

SOT1202

12 3 4 5 6 7...16

下载PDF

与74AUP1G386GW相关器件

型号	品牌	描述	获取价格	数据表
74AUP1G386GW-G	NXP	Low-power 3-input EXCLUSIVE-OR gate	获取价格
74AUP1G38GF	NXP	Low-power 2-input NAND gate (open drain)	获取价格
74AUP1G38GM	NXP	Low-power 2-input NAND gate (open drain)	获取价格
74AUP1G38GM	NEXPERIA	Low-power 2-input NAND gate (open drain)Production	获取价格
74AUP1G38GM,115	NXP	74AUP1G38 - Low-power 2-input NAND-gate (open drain) SON 6-Pin	获取价格
74AUP1G38GM,132	NXP	74AUP1G38 - Low-power 2-input NAND-gate (open drain) SON 6-Pin	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G386GW

74AUP1G386GW 技术参数

74AUP1G386GW 数据手册

与74AUP1G386GW相关器件

与74AUP1G386GW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G386GW

74AUP1G386GW 技术参数

74AUP1G386GW 数据手册

与74AUP1G386GW相关器件

与74AUP1G386GW相关文章

您还可以找

您在本页遇到什么问题？