Datasheet > 74AUP1G32GS,132

74AUP1G32GS,132

更新时间： 2024-01-07 22:25:59

品牌	Logo	应用领域
恩智浦 - NXP		/
页数	文件大小	规格书
21页	347K
描述
74AUP1G32 - Low-power 2-input OR-gate

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G32GS,132 技术参数

Source Url Status Check Date：	2013-06-14 00:00:00	是否Rohs认证：	符合
生命周期：	Transferred	包装说明：	1 X 1 MM, 0.35 MM HEIGHT, SOT-1202, SON-6
Reach Compliance Code：	compliant	风险等级：	5.76
Base Number Matches：	1

74AUP1G32GS,132 数据手册

74AUP1G32

NXP Semiconductors

Low-power 2-input OR-gate

6. Pinning information

6.1 Pinning

74AUP1G32

n.c.

GND

001aaf029

Transparent top view

001aaf028

Fig 4. Pin configuration SOT353-1

Fig 5. Pin configuration SOT886

74AUP1G32

GND

n.c.

GND

001aaf030

aaa-003004

Transparent top view

Fig 6. Pin configuration SOT891, SOT1115 and

SOT1202

Fig 7. Pin configuration SOT1226 (X2SON5)

6.2 Pin description

Table 3.

Symbol

Pin description

Description

TSSOP5 and X2SON5 XSON6

data input

GND

ground (0 V)

data output

not connected

supply voltage

n.c.

V_CC

74AUP1G32

All information provided in this document is subject to legal disclaimers.

Product data sheet

Rev. 7 — 8 July 2013

3 of 21

1 234 5 6 7...21

下载PDF

与74AUP1G32GS,132相关器件

型号	品牌	描述	获取价格	数据表
74AUP1G32GW	NXP	Low-power 2-input OR gate	获取价格
74AUP1G32GW	NEXPERIA	Low-power 2-input OR-gateProduction	获取价格
74AUP1G32GW,125	NXP	74AUP1G32 - Low-power 2-input OR-gate TSSOP 5-Pin	获取价格
74AUP1G32GW/DG,125	NXP	IC AUP/ULP/V SERIES, 2-INPUT OR GATE, PDSO5, 1.25 MM, PLASTIC, MO-203, SC-88A, SOT-353-1,	获取价格
74AUP1G32GW-Q100	NEXPERIA	Low-power 2-input OR-gate	获取价格
74AUP1G32GW-Q100,125	NXP	OR Gate, AUP/ULP/V Series, 1-Func, 2-Input, CMOS, PDSO5	获取价格