Datasheet > 74AUP1G332GM

74AUP1G332GM

更新时间： 2024-02-12 21:40:07

品牌	Logo	应用领域
安世 - NEXPERIA		栅光电二极管逻辑集成电路触发器
页数	文件大小	规格书
16页	247K
描述
Low-power 3-input OR-gateProduction

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP1G332GM 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	VSON,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.4
Is Samacsys：	N	系列：	AUP/ULP/V
JESD-30 代码：	R-PDSO-N6	JESD-609代码：	e3
长度：	1.45 mm	逻辑集成电路类型：	OR GATE
湿度敏感等级：	1	功能数量：	1
输入次数：	3	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	VSON
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	18.7 ns
认证状态：	Not Qualified	座面最大高度：	0.5 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	0.8 V
标称供电电压 (Vsup)：	1.1 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1 mm
Base Number Matches：	1

74AUP1G332GM 数据手册

74AUP1G332

Low-power 3-input OR-gate

Rev. 7 — 20 January 2022

Product data sheet

1. General description

The 74AUP1G332 is a single 3-input OR gate. Schmitt-trigger action at all inputs makes the circuit

tolerant of slower input rise and fall times. This device ensures very low static and dynamic power

consumption across the entire V_CCrange from 0.8 V to 3.6 V. This device is fully specified for

partial power down applications using I_OFF. The I_OFFcircuitry disables the output, preventing the

potentially damaging backflow current through the device when it is powered down.

2. Features and benefits

•

Wide supply voltage range from 0.8 V to 3.6 V

•

CMOS low power dissipation

High noise immunity

Complies with JEDEC standards:

•

JESD8-12 (0.8 V to 1.3 V)

JESD8-11 (0.9 V to 1.65 V)

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8C (2.7 V to 3.6 V)

•

ESD protection:

•

HBM JESD22-A114F Class 3A exceeds 5000 V

MM JESD22-A115-A exceeds 200 V

CDM JESD22-C101E exceeds 1000 V

•

Low static power consumption; I_CC= 0.9 μA (maximum)

Latch-up performance exceeds 100 mA per JESD 78 Class II

Overvoltage tolerant inputs to 3.6 V

Low noise overshoot and undershoot < 10 % of V_CC

I_OFFcircuitry provides partial Power-down mode operation

Multiple package options

Specified from -40 °C to +85 °C and -40 °C to +125 °C

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74AUP1G332GW

74AUP1G332GM

74AUP1G332GN

74AUP1G332GS

-40 °C to +125 °C

TSSOP6

plastic thin shrink small outline package; 6 leads;

body width 1.25 mm

SOT363-2

XSON6

plastic extremely thin small outline package; no leads; SOT886

6 terminals; body 1 × 1.45 × 0.5 mm

extremely thin small outline package; no leads;

6 terminals; body 0.9 × 1.0 × 0.35 mm

SOT1115

extremely thin small outline package; no leads;

6 terminals; body 1.0 × 1.0 × 0.35 mm

SOT1202

12 3 4 5 6 7...16

下载PDF

与74AUP1G332GM相关器件

型号	品牌	描述	获取价格	数据表
74AUP1G332GM,115	NXP	74AUP1G332 - Low-power 3-input OR-gate SON 6-Pin	获取价格
74AUP1G332GM-G	NXP	Low-power 3-input OR gate	获取价格
74AUP1G332GN	NEXPERIA	Low-power 3-input OR-gateProduction	获取价格
74AUP1G332GN,132	NXP	74AUP1G332 - Low-power 3-input OR-gate SON 6-Pin	获取价格
74AUP1G332GS	NEXPERIA	Low-power 3-input OR-gateProduction	获取价格
74AUP1G332GS,132	NXP	74AUP1G332 - Low-power 3-input OR-gate	获取价格

与74AUP1G332GM相关文章

NE5532双低噪声运算放大器：资料手册参数分析
2024-05-07

5
74LS138 3-to-8线解码器/多路复用器：资料手册参数分析
2024-05-07

16
TDA2030音频功率放大器：资料手册参数分析
2024-05-07

34
74HC595移位寄存器芯片：参数深入解析与应用实践指南
2024-05-07

22

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G332GM

74AUP1G332GM 技术参数

74AUP1G332GM 数据手册

与74AUP1G332GM相关器件

与74AUP1G332GM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G332GM

74AUP1G332GM 技术参数

74AUP1G332GM 数据手册

与74AUP1G332GM相关器件

与74AUP1G332GM相关文章

您还可以找

您在本页遇到什么问题？