5秒后页面跳转
捷配首页

Datasheet > 74ALVCH374SO
74ALVCH374SO PDF预览

74ALVCH374SO

更新时间： 2024-02-19 11:35:58
品牌 Logo 应用领域
艾迪悌 - IDT 光电二极管逻辑集成电路触发器
页数 文件大小 规格书
6页 89K
描述
SOIC-20, Tube

阅读下载

获取价格

74ALVCH374SO 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：SOP, SOP20,.4针数：20
Reach Compliance Code：not_compliantHTS代码：8542.39.00.01
风险等级：5.91JESD-30 代码：R-PDSO-G20
JESD-609代码：e0负载电容（CL）：50 pF
逻辑集成电路类型：D FLIP-FLOP最大I（ol）：0.024 A
湿度敏感等级：1功能数量：8
端子数量：20最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP20,.4封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：225
电源：3.3 VProp。Delay @ Nom-Sup：6 ns
认证状态：Not Qualified子类别：FF/Latches
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn85Pb15)端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：POSITIVE EDGE
Base Number Matches：1

74ALVCH374SO 数据手册

 浏览型号74ALVCH374SO的Datasheet PDF文件第2页浏览型号74ALVCH374SO的Datasheet PDF文件第3页浏览型号74ALVCH374SO的Datasheet PDF文件第4页浏览型号74ALVCH374SO的Datasheet PDF文件第5页浏览型号74ALVCH374SO的Datasheet PDF文件第6页 
3.3V CMOS OCTAL POSITIVE  
IDT74ALVCH374  
EDGE-TRIGGERED D-TYPE  
FLIP-FLOP WITH 3-STATE  
OUTPUTS AND BUS-HOLD  
DESCRIPTION:  
FEATURES:  
–
–
–
0.5 MICRON CMOS Technology  
Thisoctalpostiveedge-triggeredD-typeflip-flopisbuiltusingadvanced  
dual metal CMOS technology. The ALVCH374 device is particularly  
suitableforimplementingbufferregisters,I/Oports,bidirectionalbusdrivers,  
andworkingregisters.Onthepositivetransitionoftheclock(CLK)input,the  
Qoutputs are settothe logiclevels atthe data (D)inputs.  
Typical t (o) (Output Skew) < 250ps  
SK  
ESD > 2000V per MIL-STD-883, Method 3015;  
> 200V using machine model (C = 200pF, R = 0)  
VCC = 3.3V ±0.3V, Normal Range  
–
–
–
–
–
–
V
CC  
= 2.7V to 3.6V, Extended Range  
VCC = 2.5V ±0.2V  
Abufferedoutput-enable(OE)inputcanbeusedtoplacetheeightoutputs  
ineithera normallogicstate (highorlowlogiclevels)ora high-impedance  
state.Inthehigh-impedancestate,theoutputsneitherloadnordrivethebus  
lines significantly.The high-impedance state andincreaseddrive provide  
thecapabilitytodrivebuslineswithoutinterfaceorpullupcomponents. OE  
does notaffectinternaloperations ofthelatch.Olddatacanberetainedor  
newdatacanbeenteredwhiletheoutputsareinthehigh-impedancestate.  
CMOS power levels (0.4µW typ. static)  
Rail-to-Rail output swing for increased noise margin  
Available in SOIC, SSOP, QSOP, and TSSOP packages  
Drive Features for ALVCH374:  
–
–
High Output Drivers: ±24mA  
Suitable for heavy loads  
The ALVCH374 has been designed with a ±24mA output driver. This  
driver is capable of driving a moderate to heavy load while maintaining  
speedperformance.  
APPLICATIONS:  
• 3.3V High Speed Systems  
• 3.3Vandlowervoltagecomputingsystems  
The ALVCH374 has a “bus-hold” which retains the inputs’ last state  
wheneverthe inputbus goes toa highimpedance.This prevents floating  
inputs andeliminates the needforpull-up/downresistors.  
FUNCTIONALBLOCKDIAGRAM  
1
OE  
11  
CLK  
C1  
1D  
2
1Q  
3
1D  
TO SEVEN OTHER CHANNELS  
INDUSTRIAL TEMPERATURE RANGE  
MARCH1999  
1
c
1999 Integrated Device Technology, Inc.  
DSC-4473/-  
123456

下载PDF

与74ALVCH374SO相关器件

型号 品牌 描述 获取价格 数据表
74ALVCHR162245PAG IDT 3.3V CMOS 16-BIT BUS TRANSCIEVER

获取价格
74ALVCHR162245PAG8 IDT 3.3V CMOS 16-BIT BUS TRANSCIEVER

获取价格
74ALVCHR16245GRE4 TI 16-BIT BUS TRANSCEIVER WITH 3-STATE OUTPUTS

获取价格
74ALVCHR16245GRG4 TI 16-BIT BUS TRANSCEIVER WITH 3-STATE OUTPUTS

获取价格
74ALVCHR16245LRG4 TI 16-BIT BUS TRANSCEIVER WITH 3-STATE OUTPUTS

获取价格
74ALVCHR16245ZQLR TI 16-BIT BUS TRANSCEIVER WITH 3-STATE OUTPUTS

获取价格

与74ALVCH374SO相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证